研究開発センター

2014年4月

概要

当社は、バッテリで動作する様々な情報機器の基幹デバイスSoC（System on Chip）を積極的に省電力モードに遷移させて大幅な省電力化を実現する制御技術を開発しました。本技術をバッテリ駆動型情報機器の一例として電子ペーパを搭載した試作機に適用したところ、消費電力を最大1/5に削減することができました。技術の詳細は、4月14日から横浜で開催されるCoolChips 2014にて発表しました。

開発の背景

M2M（Machine to Machine）システムでセンサーデータの集約を担うフィールドサーバやタブレット型PCなどのバッテリで動作する情報機器は、消費電力が大きくバッテリの駆動時間が短いことが課題でした。これらの情報機器向けのSoCは、電池の残量不足時や端末が使用されていない待機状態時のために、ディープスリープ(※)と呼ばれる省電力モードを備えています。長時間の待機状態時には、SoCはこのディープスリープに遷移し、バッテリの消費電力を少なく抑えることができます。しかし、情報機器が使用中の場合にはSoCはディープスリープに遷移することができず、バッテリの消費電力を抑えることはできませんでした。
※CPUのほか、入出力ドライバなどのSoC内の全モジュールと外部の高周波クロックが停止した状態。

SoCの積極的省電力制御技術

一般的に情報機器の多くは、稼働時間全体の中で実際にCPUが処理を行なっている時間の占める割合が非常に小さく、大半の時間CPUはアイドル状態（次の仕事/処理が与えられるまでの待ち状態）です。例えば、フィールドサーバはセンサーノードの測定間隔に合わせてセンサーデータを集約してクラウドに送信する際にのみ動作し、大半の時間が待機状態となります。また、タブレット端末においても、ビジネスシーンでは画面を見てはいるけれども操作していない時間が利用時間の大半を占めます。これらのCPUがアイドル状態にある時間の消費電力を大幅に削減することで、バッテリの駆動時間を大幅に延長することが可能となります。
本技術は、このように使用中の情報機器のSoCがアイドル状態の時に、可能な限りSoCをディープスリープに遷移させ、大幅な省電力化を実現します。ディープスリープに遷移するかどうかの判定のために、省電力効果が見込めるだけの充分な長さのアイドル時間があるかを判定する機構と、ディープスリープに遷移することで悪影響を受ける周辺デバイスがあるかどうかを判定する機構を設けました。また、ディープスリープへの遷移と復帰を従来よりも短時間で行なえるように、キャッシュメモリの処理を高速化しました。これらの工夫で、消費電力を低減すると共に、応答性能の低下を最小限に抑えました。
電子ペーパを搭載した試作機にこの技術を適用して消費電力を測定したところ、従来の1/2から1/5に消費電力を削減することができました。40秒に1回ページをめくり続けた場合、バッテリ寿命は約3倍に延長することができます。

今後の展開

本技術の更なる研究開発を進め、当社SoCと組み合わせて究極の超低消費電力プラットフォームの実現をめざします。