当社は、130nm以降の先端プロセスを用いたSoC製品において、従来のセルベースICの「高集積・低消費電力」という特性に「短い試作TAT」という特性を加えた新しい設計プラットフォーム「UniversalArray」を開発しました。当社では、このUniversalArrayを用いた130nm世代向けTC280ファミリーのサンプル出荷を2005年第１四半期から開始します。また、90nm世代向けTC300ファミリーについても受注を開始し、2005年第２四半期からサンプル出荷を行います。これらの製品では、既に発売されているセルベースICでサポートしているすべてのIPを使用することができます。

　UniversalArrayは、ロジック部の詳細レイアウト設計完了前に下地工程を開始することによって回路設計完了から試作サンプル出荷までの納期を同世代セルベースICの約半分に短縮することができます。また、品種展開や回路設計変更の際のマスク作成層を削減することにより、設計コストを削減しています。UniversalArrayは、セルベースICとほぼ同等の性能とチップサイズを実現しており、セルベースICとの共存によりSoC製品開発の幅広い対応が可能となります。

開発の背景

　130nm以降の先端プロセスを用いたSoC製品においては、高精度化に伴うマスク価格の高騰や搭載回路の大規模化による設計コスト増大などにより開発費が著しく増加しています。また、設計から試作までの開発TATも回路規模の増大と最先端の微細加工技術採用により長期化の一途を辿っています。
　当社は、これらの問題に対応するために、品種展開や回路設計の変更を低コストかつ短期間で実現可能なUniversalArrayを開発しました。

製品の特長

　なお、この「UniversalArray」については、1月27日からパシフィコ横浜にて開催される「EDSフェア2005」にて展示を行う予定です。

お問い合わせ先