4ギガビットDRAMの実現に向けた要素技術の開発について …大幅な低消費電力化技術など… 1995年6月7日 当社は、4ギガビットDRAMの実現に向けた要素技術として、①データの書 き込み、読み出しを行うのに必要なビット線の充放電電流を低減することにより、 動作時電流を従来に比べて約半分に削減できる新回路方式、②待機時の電源を切 ることにより、トランジスタからのリーク電流などを大幅に削減できる回路技術 など、DRAMの消費電力を大幅に削減することが可能な低消費電力化技術を開 発しました。 また、セル面積を従来の75%に縮小できる当社独自のメモリセル技術を開発 しました。0.2ミクロンのCMOS微細加工技術を用いて技術検証を行い、世 界最小の0.29平方ミクロンを実現したDRAM用メモリセルの試作に成功し ました。 今回開発した新技術は、4ギガビットDRAMに不可欠となる低消費電力化、 メモリチップの小形化のための技術で、1Vの低電圧動作時でメモリチップ全体 の消費電力が従来技術を用いた場合の300mWに対して150mW以下、4ギ ガビットDRAMで採用される0.11ミクロンから0.13ミクロンの微細加 工技術を用いた場合、セル面積が0.1平方ミクロン以下の実現を目指すものです。 DRAMにおいては、メモリ容量の大容量化や微細化の進展による世代交代と ともに、開発費や量産のための設備投資額がますます大きくなってきています。 当社は、研究開発の効率化とともに、将来予測されるニーズに適したDRAM を実現するため、微細化の進展に基づいた従来技術の改良、発展にとどまらず、 メガビットDRAMにはなかった新たな低消費電力化技術やメモリセルの小形化、 低コスト化技術など、ギガビットDRAMに必要なさまざまな要素技術の開発を 積極的に進めてきています。
技術の特長
|
プレスリリース記載の情報(製品価格/仕様、サービスの内容、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。最新のお問い合わせ先は、東芝全体のお問い合わせ一覧をご覧下さい。 |