一般論文 FEATURE ARTICLES

MacEtch 法を適用した Si キャパシターの 高容量化技術

Technology Using Metal-Assisted Chemical Etching (MacEtch) Process to Fabricate Silicon Capacitors with High Capacitance

小幡 進 OBATA Susumu 佐野 光雄 SANO Mitsuo 樋口 和人 HIGUCHI Kazuhito

シリコン(Si)基板上に誘電体膜を形成したSiキャパシターは、従来の積層セラミックキャパシター(MLCC)に比べて、 高耐熱、低インダクタンス、及び薄型であることから、近年、注目されている。Siキャパシターの大容量化には、Siウエハー にトレンチ構造を形成して、表面積を拡大する必要があるが、加工コストが高いという問題があった。

東芝は、高容量のSiキャパシター製造法として、MacEtch (Metal-assisted Chemical Etching)法と呼ばれる、 貴金属触媒を用いた異方性ウェットエッチング技術の開発に取り組んでいる。今回、金(Au)触媒を用いてSiウエハーに 深さ100 μm,幅1 μmの垂直トレンチを形成したチップを作製し、静電容量密度が200 nF/mm²以上になることを確認 した。

Silicon (Si) capacitors with a dielectric film formed on a silicon substrate have been attracting attention as a replacement for conventional multilayer ceramic capacitors (MLCCs) in recent years due to their advantageous features including high heat resistance, low inductance, and thinness. Although Si capacitors with high capacitance are required in the field of automotive electronics, fabrication is costly due to the need to form a trench structure on the Si wafer in order to expand the surface area.

Toshiba Corporation has been engaged in the development of a metal-assisted chemical etching (MacEtch) technology applying anisotropic wet etching of Si using noble metal catalysis, which makes it possible to chemically process the entire surface of a Si wafer. Experiments on a proto-type Si capacitor chip with vertical trenches formed on a Si wafer of 100 μ m in depth and 1 μ m in width using gold (Au) catalysis have verified that it achieves a capacitance density of more than 200 nF/mm².

1. まえがき

近年,自動車のエレクトロニクス化の進展に伴い,車載 ECU(電子制御ユニット)では,制御ICやモジュールの 電源回路に,幅広い周波数領域でインピーダンスを下げ, EMC(電磁両立性)性能を向上させるために,周波数特性 が異なる多数のキャパシターを並列接続して用いる必要があ る⁽¹⁾。しかし,高容量のMLCCでは,主にチタン酸バリウム (BaTiO₃)などの強誘電体が用いられており,温度や電圧 で比誘電率が大きく変化するとともに,周波数依存性がある ことから,使いにくい場合がある。

一方,キャパシターの一種としてSi基板上に誘電体膜を 形成したSiキャパシターがある。一般に,Siキャパシターは, 反応性イオンエッチング(RIE)法を用いてSiウエハーにトレ ンチ構造を形成し,表面積を拡大することで,温度や電圧 による比誘電率の変化が小さい常誘電体を用いても大きな 容量を得ることができる。図1にSiキャパシターの断面構造 を示す。Siキャパシターの特長は低インダクタンスや,高耐 熱,薄型化可能などであり,近年,MLCCに代わるキャパ シターとして注目されている⁽²⁾。ここで,平面方向のサイズを





保ったまま、大きな容量を得るためには、高アスペクト比の トレンチ構造を形成する必要があるが、ドライエッチング加 工で高アスペクト比のトレンチ構造を得る場合、加工コスト が高いという問題がある。

これを解決するため、東芝は、Siキャパシターの表面積 を低コストに拡大する加工法として、新たにMacEtch法の 適用を検討した。ここでは、その検討結果と試作したSiキャ パシターの評価結果について述べる。

2. MacEtchのメカニズム

MacEtchは、貴金属触媒を用いたウェットプロセスによる Siの異方性エッチング技術である。図2に示すように、Au、 銀(Ag)などの貴金属をSiに接触させた状態で、フッ化水素 (HF)の水溶液(フッ酸)と過酸化水素(H₂O₂)水との混 合溶液に浸漬(しんせき)すると、触媒となる貴金属直下の Siだけが選択的に溶解する。この溶解に伴い、貴金属触媒 が図中の下側に移動し、異方性を持った加工がなされる⁽³⁾。

Siの異方性加工として用いられるRIEなどのドライエッチ ングプロセスは、ウエハーごとに処理する枚葉処理である が、MacEtch法は、複数のウエハーを同時に処理するバッ チ処理が可能であり、生産性が高く、加工コストを大幅に 抑制できる。更に、MacEtch法は、異方加工性に優れ、 ドライエッチングに比べて、より高アスペクト比のトレンチ加 工が可能である。

現在提唱されているMacEtchの反応機構は、貴金属を カソード、Siをアノードとする電気化学的な腐食機構とし て捉えられている⁽³⁾⁻⁽⁷⁾。すなわち、貴金属表面では、式(1) に示す H_2O_2 の還元反応が生じ、これに伴って生成された ホール(h^+)によって、式(2)に従って貴金属との接触界面の Siが酸化され、HFの作用により水溶性のヘキサフルオロケ イ酸(H_2SiF_6)となって溶解する。その溶解後のくぼみに貴 金属触媒が落ち込むことで反応を繰り返し、結果として高ア スペクト比の垂直加工が進行する。



図 2. MacEtchプロセスの原理

貴金属触媒直下のSiが選択的に酸化され、この部分がフッ酸に溶解することでエッチングが進行する。

 ${\sf Mechanism} \, {\sf of} \, {\sf MacEtch} \, {\sf process}$

$\frac{n}{2}$ H ₂ O ₂ + n H ⁺ $\rightarrow n$ H ₂ O + n h ⁺				(1)
$Si + 6HF + nh^+$				
\rightarrow H ₂ SiF ₆ +nH ⁺	$+ \frac{(4-n)}{2} H_2$			(2)
n :Si の価数	(に対応した係数 (n=1,	2,	3,	4)
H+ :水素イオ	ン			
H ₂ O:水				
H ₂ :水素				

この機構から導かれる触媒に求められる機能は,式(1)の 反応を加速させるためにエッチング液と接する大きな表面積 を持つこと,式(2)の反応を進めるためにエッチング液を供給 すること,及び反応生成物の排出を阻害しないことである。 当社は,これらの要件を満足する触媒形成法として,形成 条件によって析出する触媒の形態を制御することができ,3 次元的でポーラスな形態も可能となる,無電解置換めっき 法を採用した。析出物の形態を,析出量と被覆状態で整理 し,これらとトレンチ加工の直進度との関係を明確化するこ とで,MacEtchの適正化を試みた。

3. 実験方法

3.1 MacEtch加工

抵抗率10~20 Ωcmで結晶方位(100)面のn型Siウ エハーを基板として用い,フォトレジストで幅1µm,長さ 100µm,ピッチ2µmのSi露出パターンを形成した。これ をフッ酸とAu塩を含む溶液に浸漬し,無電解置換めっき法 により,時間や温度などのめっき条件をパラメーターとして, 上記のSi露出領域にAu触媒を形成した。このウエハーを, フッ酸とH₂O₂を混合したエッチング液に浸漬してエッチング した。以上の工程により,Au触媒直下のSiが選択的かつ 異方的にエッチングされ,Siウエハーには,2µmピッチのト レンチが形成される。

3.2 MacEtch 加工の評価方法

Si表面に無電解置換めっき法で形成したAu触媒に対 し、その形態を走査型電子顕微鏡 (SEM) で観察した。ま たAu析出量を、蛍光X線分析法 (XRF) により定量測定し た。MacEtchの加工直進性については、MacEtchでSiに 形成したトレンチの断面 SEM 観察を行い、ウエハー表面で のトレンチ本数 N_t と、深さhでのトレンチ本数 N_h の比率で 表されるトレンチの完全性 N_h/N_t で評価した。トレンチの直 進性が劣る場合、ある深さで隣り合うトレンチ同士が重なる ことでトレンチの本数が減少することから、 N_h/N_t が1から 減少し、深さhが大きく、 N_h/N_t が1に近いほど直進性に優 れる。 般

論

文

3.3 Siキャパシターの作製

図3にMacEtch法によりトレンチを形成したSiキャパシ ターの作製フローを示す。初めに、MacEtch法によりSi ウエハーに幅1µm、ピッチ2µmのトレンチ構造を形成し た。酸処理によりAu触媒を除去し、形成したトレンチ全体 をドーピングして低抵抗化した。次に、誘電体膜を形成し、 ポリSiでトレンチを埋めた後、ポリSiと誘電体膜をパター ニングして、アルミニウム電極を形成し、パッシベーション 膜を成膜した。最後に電極パッドを形成し、裏面研削の後 ダイシングにより個片化し、電気特性評価を行った。

4. 実験結果

4.1 触媒形態と加工の直進度との関係

図4に、それぞれ異なるめっき条件で析出させたAu触媒のSEM像を示す。Au触媒析出量が60 µg/cm²と多い条件では、粒子同士がネッキングして3次元的な立体構造となっているのに対し、析出量が32 µg/cm²以下では、Au触媒粒子が平面状に点在する面構造となっている。

図5に、トレンチ断面のSEM像を示す。Au触媒析出量 が32 µg/cm²以下と少ない場合、トレンチ形状が崩れ、針 状のSiを大量に生じた。Au触媒析出量の増加に伴ってト レンチの形状が安定化し、47 ~ 60 µg/cm²では、針状の



図3. Siキャパシターの作製フロー

MacEtch で形成したトレンチ内に, MIM 構造のキャパシターを形成する。 Flow of fabrication of Si capacitor applying MacEtch process Siも減少した。SEM 画像を解析した結果,Au 触媒析出量 が32 μ g/cm²より少ないと N_h/N_t が40%未満となり直進 度が低い。一方,Au 触媒析出量が47~60 μ g/cm²で は, N_h/N_t が100%となり,個々のトレンチがトップからボト ムまで完全に分離形成された。ただし,Au 触媒析出量が 60 μ g/cm²を大幅に超えると, N_h/N_t が再び低下し、トレン チの直進度が悪化した。触媒析出量が少ない場合は、触





Au触媒15µg/cm²

Au触媒32µg/cm²







Au触媒47 µg/cm²

図4. Au 触媒の断面 SEM 像

使用した無電解めっき条件により, Au 触媒の析出量・形状が変化する。 Cross-sectional scanning electron microscope (SEM) images of asdeposited Au particles



図5. 異なるAu触媒密度でエッチングしたトレンチの断面SEM像

Au触媒の析出密度により、トレンチのエッチング形状が大きく変化する。

Cross-sectional SEM images of trenches formed with various Au mass densities

媒の粒子間隔が広いため,MacEtchが個々の粒子で独立 して生じる。一方,触媒析出量が多い場合は,触媒が膜 状に近づき,式(2)で示す酸化シリコン(SiO_x)溶解の際に 発生するH₂ガスによりSiと触媒の密着性が悪化し,接触面 がずれることでエッチング加工が湾曲して直進性が低下した と考えられる。

これらの結果から、無電解めっきにより形成したAu触媒 を用いた場合、直進性が良く深いトレンチを形状の完全性 を保ったまま形成するためには、Auの析出量と被覆状態に 最適領域が存在することを明らかにした。適正条件で形成 したAu触媒を用いた場合の、MacEtch後のトレンチ構造 を、図6に示す。ドライエッチングで形成困難な幅1µm、 ピッチ2µm、深さ100µm、アスペクト比100という高アス ペクト比のトレンチ加工が実現できた。

4.2 MacEtchを適用したSiキャパシターの特性

図7に作製した3216サイズ(3.2×1.6 mm)のSiキャパ シターチップ試作品を示す。容量測定の結果,Siキャパシ ターチップの上面から見たポリSi電極の投影面積3.9 mm² に対して,最大で静電容量824 nFが得られた。この場合 の静電容量密度は,Siキャパシターとしては極めて大きい 210 nF/mm²に達する。また,SiキャパシターとMLCCの 容量の温度依存性を比較した結果,MLCCが150 ℃以上 で50 %以上の容量変動を生じるのに対して,Siキャパシ ターは200 ℃で8 %以下と,容量変動率が小さいことが確 認できた。

作製したSiキャパシター試作品をモーター制御ICのデ カップリングコンデンサーとして適用した例を図8に示す。Si キャパシターは線膨張係数が制御ICと等しく、容量の温度 依存性も小さいため、制御ICの直上に搭載することができ る。パッケージ内のチップ直上、5 Vロジック電源のデカッ プリングコンデンサーとして1608サイズ(1.6×0.8 mm)の Siキャパシターをフリップチップ実装で搭載した場合と、搭 載しない場合の電源端子ノイズレベルを比較した。Siキャパ シターを搭載した場合、50~500 MHzの周波数帯におい てノイズが大きく減少し、更にスペクトラム拡散クロック発振



図6. MacEtchで形成したトレンチの断面 SEM 像

6インチウエハーの全面に幅1μm, ピッチ2μm, 深さ100μmのトレンチ 構造を形成した。

Cross-sectional SEM image of trenches formed by MacEtch process



図7. Siキャパシターチップ試作品 幅3.2 mm,長さ1.6 mm,厚さ0.4 mmの基板実装用Siキャパシター チップを試作した。

Prototype Si capacitor chip







(b) 測定サンプルの構造

図8. Siキャパシターチップ試作品のEMC抑制効果

150 Ω(VDE(ドイツ電気技術者協会))法により、コイルのインダクタンス *L*と負荷抵抗*R*から成る*LR*負荷の駆動状態で、放射ノイズ測定を行った。 PCBには、全て外部キャパシターを接続した。

Electromagnetic interference noise suppression achieved by prototype chip used as decoupling capacitor

般

論

文

器 (SSCG) によるノイズ抑制機能を併用することで,同じ周 波数帯の全域にわたりノイズが約20 dBµV 抑制された。低 インダクタンスなSiキャパシターを,フリップチップ実装によ り最短の配線経路でパッケージ内に搭載することで,従来 PCB (プリント回路基板)上のデカップリングコンデンサーで はノイズ抑制効果が十分に得られなかった高周波領域にお いて,大幅なノイズ抑制効果が得られることを確認した。

5. あとがき

MacEtchの触媒形状を制御することで,垂直加工性を向 上でき,幅1µm,深さ100µm,アスペクト比100という高 アスペクト比のトレンチ構造の形成が可能となった。また,Si ウエハー表面にこのトレンチを形成することで,200 nF/mm² 以上の大きな静電容量密度のSiキャパシターを可能とした。 この技術により,大容量のSiキャパシターを半導体パッケー ジやモジュール内に搭載することが容易となり,電気特性の 向上に大きく貢献できる。

文 献

- (1) 岡野資睦,ほか.半導体製品の耐ノイズ設計を支援するEMC評価・ 実装シミュレーション技術、東芝レビュー、2016,71,6,p.8-11.
 https://www.toshiba.co.jp/tech/review/2016/06/71_06pdf/a03. pdf>,(参照 2020-06-02).
- (2) Murray, F. et al. "Silicon Based System-in-Package : a new technology platform supported by very high quality passives and system level design tools". Proceedings of 2007 Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems (IEEE-SiRF 2007). Long Beach, CA, 2007-01, IEEE. 2007, p.149–153.
- (3) Li, X.; Bohn, P. W. Metal-assisted chemical etching in HF/ H₂O₂ produces porous silicon. Appl. Phys. Lett., 2000, 77, 16, p.2572-2574.

- (4) Huang, Z. et al. Metal-Assisted Chemical Etching of Silicon: A Review. Adv. Mater. 2011, 23, 2, p.285–308.
- (5) Asano, Y. et al. "A novel wafer dicing method using metal-assisted chemical etching". Proceedings of 65th Electronic Components and Technology Conference (ECTC 2015). San Diego, CA, 2015-05, IEEE. 2015, p.853–858.
- (6) 浅野佑策,ほか.貴金属触媒エッチングによりシリコンウェーハ全面の 一括加工を可能にするケミカルダイシング技術.東芝レビュー.2016, 71, 2, p.31-34.
- (7) 松尾圭一郎. MacEtch反応機構に基づいた高アスペクト比のSi垂直加 工技術、東芝レビュー. 2018, 73, 4, p.56-57. < https://www. toshiba.co.jp/tech/review/2018/04/73_04pdf/r01.pdf>, (参照 2020-06-02).



小幡 進 OBATA Susumu 生産技術センター 電子機器・実装・制御技術領域 実装技術研究部 応用物理学会会員 Electronics Parts Assembly Technology Research Dept.

佐野 光雄 SANO Mitsuo 生産技術センター 電子機器・実装・制御技術領域 実装技術研究部 日本化学会会員 Electronics Parts Assembly Technology Research Dept.



樋口 和人 HIGUCHI Kazuhito
生産技術センター
電子機器・実装・制御技術領域 実装技術研究部
エレクトロニクス実装学会会員
Electronics Parts Assembly Technology Research Dept.