# 薄膜HfO2を用いた強誘電体トンネル接合メモリー

Ferroelectric Tunnel Junction Memory with HfO2 Thin Film

藤井	章輔	齋藤	真澄
EUJII Shosuke		SAITOH Masumi	

薄膜の強誘電体を利用したトンネル接合 (FTJ: Ferroelectric Tunnel Junction) メモリーは、次世代の不揮発性メモ リーとして研究が進められている。しかし、一般に用いられているペロブスカイト型の強誘電体材料は、CMOS (相補型金属 酸化膜半導体) 製造プロセスに組み込むことが難しいという課題があった。

東芝は、CMOS製造プロセスに組み込むことが容易な強誘電体材料の酸化ハフニウム (HfO<sub>2</sub>) 膜を適用したFTJ (HfO<sub>2</sub> FTJ) メモリーを試作し、世界に先駆けて<sup>(注1)</sup>HfO<sub>2</sub> FTJ メモリーによるメモリー動作を実証するとともに、低電流動作及び電 圧駆動が可能で、整流特性を持つなど、近年注目されている様々な新規不揮発性メモリーよりも優れた特性を持つことを確認し た。また、動作電圧に対する設計指針を構築し、動作電圧を低減することができた。

Research is being pursued on thin-film ferroelectric tunnel junction (FTJ) memory as a next-generation nonvolatile memory. One issue to be solved in this area is that the perovskite type ferroelectric materials that are conventionally used are difficult to incorporate into the process of complementary metal-oxide semiconductor (CMOS) production.

As a solution to this issue, Toshiba has developed a hafnium oxide ( $HfO_2$ ) FTJ memory with a  $HfO_2$  film that is easy to incorporate into the CMOS process as a ferroelectric material, and demonstrated memory operation using a prototype of the  $HfO_2$  FTJ memory for the first time in the world. We have confirmed that the characteristics of this memory, including its low operating current, voltage-driven switching, and intrinsic diode property, are superior to those of other nonvolatile memories. In addition, we have created design guidelines for the operating voltage and have been able to reduce the operating voltage to below that of the prototype.

# 一般論文

# 1 まえがき

強誘電体を利用した不揮発性メモリーは、FeRAM (Ferroelectric RAM) として知られ、既に実用化されている技術で ある。しかし、FeRAMでは、データの読み出し時にデータを 破壊してしまうことや、CMOS 製造プロセスでの作製が困難 なペロブスカイト型の強誘電材料を用いることなどが課題と なっていた。

近年,この強誘電体メモリーの分野において二つの大きな 進展が見られた。

一つは、データの非破壊読み出しが可能なFTJメモリーの 動作実証である。FTJメモリーは、厚さが10 nm程度以下で トンネル電流が観測できるくらい薄い強誘電体膜を、導電性 の金属電極で挟んだ構造を持つ(図1)。FTJメモリーでは、 強誘電体膜と金属電極の界面に形成した界面層や金属電極の 有限な電荷遮蔽長により、強誘電体膜の分極方向に依存して 電子のトンネル障壁が変化する<sup>(2)</sup>。このため、分極方向に応じ て金属電極から注入されるトンネル電流が変化するので、これ



を利用してデータを記憶する。FTJメモリーのコンセプトは, 1970年代に既に提案されていたが,薄膜強誘電体の形成など に技術的な困難があり,実際にFTJメモリーのメモリー動作 が実証されたのは2009年になってからである<sup>(3)</sup>。

もう一つの進展は、先端CMOS製造プロセスで既に導入されているHfO2膜において、強誘電性が確認されたことである<sup>(4)</sup>。 HfO2膜は、従来のペロブスカイト型の強誘電体材料とは異なる二元系の材料であり、扱いやすい。HfO2膜中では、酸素の動きにより強誘電性が発現することが第一原理計算により明

<sup>(</sup>注1) 2016年6月に, 2016 IEEE symposium on VLSI technologyで 発表<sup>(1)</sup>, 当社調べ。

らかになっている(1)。

これらの進展により、データの非破壊読み出しが可能で、 かつCMOS製造プロセスとの親和性が高い材料だけで構成 された新規不揮発性メモリーであるHfO<sub>2</sub> FTJメモリーの実 現が期待されていた。東芝は、世界に先駆けてこのHfO<sub>2</sub> FTJメモリーのメモリー動作を実証した。ここでは、その概要 と結果について述べる。

#### 2 HfO<sub>2</sub> FTJメモリーの構造と強誘電体特性

今回試作したHfO<sub>2</sub> FTJメモリーの透過型電子顕微鏡 (TEM) 像を図2に示す。最小で100×100 nmの素子を作製した。作 製プロセスは、次のとおりである。まず、下部金属電極 (BE: Bottom Electrode) と常誘電体のIL (Interlayer) 膜を形成 後、シリコン (Si) を添加したHfO<sub>2</sub> 膜をALD (Atomic Layer Deposition) 法により成膜した。次に、上部金属電極 (TE: Top Electrode) を成膜し、アニール処理を行った。TE形成 後のアニール処理により、HfO<sub>2</sub> 膜は結晶化して強誘電性を示 す斜方晶となる。

アニール処理後のHfO<sub>2</sub>膜のX線回折測定結果を図3に示 す。一般に知られているHfO<sub>2</sub>膜は単斜晶であり,回折角が 30°前後の位置に二つの回折ピークが見られるのが特徴であ る。単斜晶のHfO<sub>2</sub>膜は,反転対称性を持つ結晶構造のため 強誘電性を示さない。一方で,TE形成後にアニール処理プロ セスを経たHfO<sub>2</sub>膜は,30°付近に一つの回折ピークを持つ斜 方晶となる。斜方晶のHfO<sub>2</sub>膜は,反転対称性を持たない結 晶構造のため,強誘電性を発現し得る。

強誘電性の確認には容量-電圧測定を用いた。強誘電体膜 の容量-電圧特性では、分極反転に対応するピークが観測され る。また、ピークの現れる位置が電圧の掃引方向によって異な り、ヒステリシスを持つことが知られている。図4は、HfO2膜 の容量-電圧特性である。一般的な単斜晶のHfO2膜とは異な



**図2. 試作したHfO<sub>2</sub> FTJメモリーの断面 TEM 像** — 試作したHfO<sub>2</sub> FTJメモリーは、上下の金属電極 TEとBEでHfO<sub>2</sub> 膜とIL 膜を挟んだ構 造である。

Cross-sectional transmission electron microscope (TEM) image of prototype  $HfO_2\,FTJ$  memory



図3. HfO2 膜のX線回折バターンの比較 — 一般的な単斜晶のHfO2 膜 と異なり, 試作したHfO2 膜の回折パターンは、30°付近に一つのピークを 持つ。これは, 斜方晶のHfO2 膜で想定される回折パターンとよく一致する。 Comparison of X-ray diffraction patterns of conventional and prototype HfO2 films



膜では、容量-電圧特性にピークとヒステリシスが観測され、強誘電性を 持つことが確認できた。

Comparison of capacitance-voltage characteristics of conventional and prototype  $\mathsf{HfO}_2$  films

り, 試作したHfO2膜ではヒステリシスが観測され, 強誘電性 を持つことが確認できた。

#### 3 HfO<sub>2</sub> FTJメモリーの特性

試作したHfO<sub>2</sub> FTJメモリーの電流-電圧特性を図5に示 す。TEに正の電圧を印加すると、素子が高抵抗状態から低 抵抗状態へ遷移する。これは、電圧印加中にHfO<sub>2</sub>膜中で分 極反転が起こり、抵抗が変化したと考えられる。図5には、低 抵抗状態と高抵抗状態のエネルギーバンドダイヤグラムも同時 に示してある。低抵抗状態では電子のトンネル障壁が低く、 素子中を電子が通過しやすい。このとき、低抵抗状態の素子 に対して負の電圧を印加すれば、逆方向への分極反転が起こ



り, 電子のトンネル障壁の高い高抵抗状態へ戻る。これらの 結果から, HfO2 膜中の分極反転により抵抗変化が起こってい ることが確認できた。

HfO<sub>2</sub> FTJメモリーの動作時の最大電流はnA程度であっ た。これは、近年注目されているReRAM (Resistive RAM)、 PCM (Phase Change Memory)、MRAM (Magnetic RAM) などの新規メモリーと比較して小さい。この特徴により、メモ リーの低消費電力化が期待できる。また、正電圧方向の電流 値の方が負電圧方向の電流値よりも大きく、整流特性を持つ ことも分かった。整流特性は、大容量化が可能なクロスポイン ト型のメモリーアレイを実現する上で重要な特性となる。クロ スポイント型のメモリーアレイでは、迷走電流と呼ばれる電流 ノイズが問題となるが、整流特性により迷走電流を抑制できる ことが知られている。このことから、HfO<sub>2</sub> FTJメモリーは、 低消費電力で大容量のメモリーアレイを実現する可能性を持





つことが明らかになった。

データ保持特性を図6に示す。高抵抗状態の読み出し電 流値は,保持時間に対してほぼ一定で安定なのに対し,低抵 抗状態の電流値は,徐々に低下する。データ保持期間を10年 まで外挿しても,低抵抗状態と高抵抗状態は識別可能と見積 もられ,良好な保持特性を持つことが分かった。

低抵抗状態の読み出し電流が低下する原因としては、デー タ保持中に、電子がHfO2膜中に流入して捕獲されるためと推 測している。したがって、低抵抗状態の保持特性をより安定 化させるには、欠陥量が少なく電子を捕獲しにくいHfO2膜の 開発が有効と考えられる。

電圧パルスによるスイッチ特性を図7に示す。電圧パルス幅 が100 nsでも動作し,従来のNAND型メモリーの動作速度と 比較して高速な動作が可能なことが確認できた。一方,動作 電圧は7~8 Vで,ほかの新規メモリーに比べて高く,低動作 電圧化が課題であることが分かった。

# 4 HfO<sub>2</sub> FTJメモリーの低動作電圧化

動作電圧の低減には、強誘電体膜の薄膜化が有効な手段 である。強誘電体膜の分極反転は、ある一定のしきい値電界 (抗電界)より大きい電界を印加することで引き起こされる。 したがって、強誘電体膜を薄膜化すれば、より低い電圧で抗 電界以上の電界が印加され、分極反転を引き起こすことがで きる。しかし一方で、強誘電体膜だけを薄膜化すると、分極 電荷自身によって強誘電体膜中に形成される電界(減分極電 界:Depolarization Field) *E*<sub>dep</sub>が増加することが予想される。 *E*<sub>dep</sub>は、分極状態を不安定化させるため、これが増加すること は好ましくない。*E*<sub>dep</sub>は電磁気学によれば式(1)のように表さ れる。

$$E_{\rm dep} = \frac{P}{\varepsilon_{\rm FE}} \left( 1 + \frac{\varepsilon_{\rm IL} t_{\rm FE}}{\varepsilon_{\rm FE} t_{\rm IL}} \right)^{-1} \tag{1}$$

ここで、Pは強誘電体膜の分極量、 $t_{FE}$ 、 $\varepsilon_{FE}$ は強誘電体膜 の膜厚と誘電率、そして $t_{IL}$ 、 $\varepsilon_{IL}$ はIL膜の膜厚と誘電率であ る。式(1)によれば、強誘電体のHfO<sub>2</sub>膜だけを薄膜化すると  $E_{dep}$ が増加し、分極状態が不安定になる。そこで、 $E_{dep}$ を低く 保ち、安定な分極状態を維持するには、HfO<sub>2</sub>膜の薄膜化と同 時にIL膜も薄膜化し、 $t_{FE}$ と $t_{IL}$ の比、すなわち $t_{FE}/t_{IL}$ を一定に 保つのが重要なことを見いだした。

この設計指針に従って、薄膜化HfO<sub>2</sub> FTJメモリーを作製 し、動作電圧の低減を試みた。薄膜化HfO<sub>2</sub> FTJメモリーの TEM像を図8に示す。従来のHfO<sub>2</sub> FTJメモリーに比べて、 HfO<sub>2</sub>膜,IL膜の両方が薄くなっていることが分かる。薄膜化 HfO<sub>2</sub> FTJメモリーの電圧パルスによるスイッチ特性を図9に 示す。HfO<sub>2</sub>膜及びIL膜の薄膜化により、従来と比較して動 作電圧を2V程度低減できた。この結果により、今回構築し



**図8. 従来と薄膜化HfO2 FTJメモリーの断面TEM像** — 薄膜化HfO2 FTJメモリーにおいて、HfO2膜だけでなくIL膜も1.8 nmから0.8 nmへ 薄膜化していることが分かる。

Cross-sectional TEM images of conventional and thin-film HfO<sub>2</sub> FTJ memories



図9. 従来と薄膜化日fO2 F1Jメモリーの電圧ハルスによる書き込み 特性の比較 — 薄膜化日fO2 FTJメモリーにおいて, 従来よりも2V程度 書き込み電圧が低減していることが分かる。

Comparison of write characteristics of conventional and thin-film  ${\rm HfO}_2\,{\rm FTJ}$  memories using voltage pulses

た,低動作電圧化に対する設計指針の有効性が確認できた。 この設計指針に従えば,HfO2膜,IL膜両方の精密な制御に より,更なる低動作電圧化が期待できる。

### 5 あとがき

当社は、HfO<sub>2</sub> FTJメモリーのメモリー動作を世界に先駆け て実証した。また、低電流動作、電圧駆動、整流特性などの 特性を持つことを明らかにし、大容量化、低消費電力化に適 したメモリーであることを示した。更に、課題であった動作電 圧の低減については設計指針を構築し、HfO<sub>2</sub>膜及びIL膜の 薄膜化により2V程度の動作電圧の低減に成功した。

当社がHfO<sub>2</sub> FTJメモリーのメモリー動作を実証して以降, 世界で同様の構造を用いたFTJメモリーの報告が相次いでな されている<sup>(5), (6)</sup>。将来の不揮発性メモリーをいち早く実現でき るように,今後も,更に研究開発を進めていく。

## 文 献

- (1) Fujii, S. et al. "First demonstration and performance improvement of ferroelectric HfO<sub>2</sub>-based resistive switch with low operation current and intrinsic diode property". 2016 IEEE symposium on VLSI technology Digest of Technical Papers. Honolulu, HI, 2016-06, IEEE. 2016, p.148 - 149.
- (2) Kohlstedt, H. et al. Theoretical current-voltage characteristics of ferroelectric tunnel junctions. Phys. Rev. B, 2005, 72, 12, p.125341.1-125341.10.
- (3) Garcia, V. et al. Giant tunnel electroresistance for non-destructive readout of ferroelectric states. Nature, 2009, 460, 7251, p.81 - 84.
- (4) Böscke, T. S. et al. Ferroelectricity in hafnium oxide thin films. Appl. Phys. Lett. 2011, 99, 10, p.102903-1 - 102903-3.
- (5) Tian, X. et al. "Tunneling Electro-resistance Effect in Ultra-thin Ferroelectric HfO<sub>2</sub> Junctions". 2016 International Conference on Solid State Devices and Materials. Tsukuba, 2016-09, Jpn. Soc. Appl. Phys. 2016, p.625 - 626.
- (6) Ambriz-Vargas, F. et al. Tunneling electroresistance effect in a Pt/ Hf<sub>0.5</sub>Zr<sub>0.5</sub>O<sub>2</sub>/Pt structure. Appl. Phys. Lett. 2017, **110**, 9, p.093106-1-093106-5.



藤井 章輔 FUJII Shosuke 技術統括部 研究開発センター LSI 基盤技術ラボラトリー 応用物理学会会員 Advanced LSI Technology Lab.

齋藤 真澄 SAITOH Masumi, Ph.D.
技術統括部研究開発センター
LSI基盤技術ラボラトリー
博士(工学) IEEE・応用物理学会会員
Advanced LSI Technology Lab.