

デジタルPLL再生型BLE無線受信機

BLE Wireless Receiver Using Digital PLL Regeneration Technology

崔 明秀 大國 英徳 古田 雅則

■SAI Akihide ■OKUNI Hidenori ■FURUTA Masanori

電池駆動のIoT (Internet of Things) 端末の普及に伴い、内蔵電池による長時間駆動の要求に応えるために、無線通信時の消費電力低減が課題となっている。近年、Bluetooth®の省電力用途に特化した規格であるBLE (Bluetooth® Low Energy) が、IoT用途の有力方式として注目され、BLE用無線送受信機の受信回路の省電力化が進められている。しかし、これまでの省電力化技術は、妨害電波に対して脆弱（ぜいじゃく）であることが問題であった。

今回東芝は、従来とは異なる独自のデジタルPLL (Phase Locked Loop) 再生型のBLE無線受信機を開発した。アナログとデジタルの二重ループ構成とし、周波数シンセサイザーの設定周波数を工夫することで、高い妨害電波耐性と1パス（同相チャンネル (Ich)）だけでのデータ復調処理を実現した。更に、従来は必須であったADC（アナログデジタル変換器）も不要にした。試作チップを評価した結果、従来技術に比べ、10倍以上の妨害電波耐性の実現及び約10%の消費電力削減に成功した。

As a consequence of the expansion of battery-driven Internet of Things (IoT) devices, reduction of the power consumption of the wireless transceiver in such IoT devices is an important issue in order to lengthen the battery lifetime. In recent years, attention has therefore been increasingly focused on the Bluetooth® Low Energy (BLE) standard, a technology for low-power applications including IoT devices, and efforts to realize power-saving technologies for BLE wireless transceivers at the time of data reception are being actively promoted. However, these technologies are vulnerable to radio wave interference.

Toshiba has now developed a new low-power BLE receiver based on a digital phase-locked loop (PLL) technology. The new receiver achieves higher interference tolerance and data demodulation using a novel single-path (in-phase channel) demodulation technology, which were made possible by incorporating a dual-loop structure consisting of analog and digital loops and by shifting the synthesizer frequency. Furthermore, the use of analog-to-digital converters (ADCs), which are necessary in conventional power-saving technologies, has been eliminated. Experiments on a prototype receiver chip have verified that it achieves more than 10 times higher interference tolerance and reduces power consumption by almost 10% compared with a receiver using the latest conventional technology.

1 まえがき

近年、IoT向け無線通信技術の研究開発が活発化している。スマートフォンやヘルスケア機器などのIoT端末は、様々な環境下で物理情報をセンシングし、無線通信を用いてサーバーや他の端末とセンシング情報の授受を行う。その多くの場合、電池駆動が前提となるため、無線送受信機の低消費電力化は最大の課題となる。端末のメンテナンスを考慮すると、電池の寿命は最低でも10年程度が必要と考えられている。

IoT向け無線通信方式は、近年乱立の様相を呈しているが、Bluetooth®の省電力用途に特化した規格であるBLEは、依然有力な方式の一つとして注目されている。図1に示すようにBluetooth®及びBLE用のICは、2016年度では、出荷個数予測値（2013年当時）の33億個に対し実績値は30億個であり、当初の予想どおりの順調な伸びを示している。既存製品では、1秒間隔での連続通信を想定した電池寿命が2年以上のBLE用のICもあるが、更なる低消費電力化を目指したICの開発が




図1. Bluetooth®及びBLE用ICの出荷台数予測 — 2016年度では、出荷個数予測値（2013年当時）の33億個に対し実績値は30億個で、当初の予想どおりの順調な伸びを示している。
Forecast of annual shipments of Bluetooth® and BLE integrated circuits (ICs) (as of 2013)

望まれている。


2 従来の省電力化技術

このような背景を踏まえ、10年以上の電池寿命を実現する低消費電力BLE無線機ICの開発競争は、激化の一途をたどるばかりである。特に近年の傾向として、受信時の省電力化を図るための受信回路の技術開発が注目されているが、それらの技術は次の三つに大別できる。

2.1 Low-IF型受信機

Low-IF (Low-Intermediate Frequency) 型受信機 (図2) は、アンテナで受信したISM (Industrial, Scientific, and Medical) バンド^(注1)(2.4 GHz帯)の所望信号を増幅器で増幅した後、ミキサー (MIX)、ローパスフィルタ (LPF)、及びADCで構成される二つのパス (同相チャンネル (Ich) 及び直交チャンネル (Qch)) によって処理する。

これらのパスでは、周波数シンセサイザから供給される余弦波信号と正弦波信号のそれぞれを、所望信号とMIXで掛け合わせてベースバンドに周波数変換する。その後、フィルタリングと利得調整をしてアナログデジタル変換し、それぞれ同相データと直交データを復調する。



(注1) 産業・科学・医療分野で汎用的に用いるために割り当てられた周波数帯域。産業科学医療用バンドとも言う。ITU (国際電気通信連合) によって周波数帯の割当てが決められており、国内では2.4 GHz帯や5 GHz帯などがある。

周波数シンセサイザは、VCO (電圧制御発振器) と、VCOの発振周波数を参照クロックに追従させるためのPLL (Phase-Locked Loop) で構成され、キャリア信号周波数の2倍の周波数 (4.8 GHz) を生成する。そして、それを2分周器で分周することで、前述の余弦波信号と正弦波信号を生成する。

したがってこの方式では、各回路ブロックでの低消費電力化が行われているが、部品数が多いうえに周波数シンセサイザの生成周波数が高いため、低減効果は限定的となる。

2.2 スライディングIF型受信機

スライディングIF型受信機 (図3) は、2.4 GHz帯の所望信号を2回 (図3では、1.92 GHzと0.48 GHz) に分けてベースバンドに周波数変換する方式である。

1.92 GHzを4分周すれば0.48 GHzを生成できるため、周波数シンセサイザは1.92 GHzだけを生成すればよい。しかしこの方式では、イメージ周波数と呼ばれる周波数 (図3の場合は、 $1.92 - 0.48 = 1.44$ GHz) の電波も所望信号と同様にベースバンドに周波数変換されてしまうため、所望信号と判別できなくなり通信品質が極端に劣化する。


そのためこの方式は、イメージ周波数における妨害電波耐性が低いという大きな問題がある。


2.3 直接引込み型受信機

BLEの通信方式はFSK (Frequency Shift Keying) であり、その信号はキャリア周波数を2値のデジタル信号に対応させて周波数変調することで生成している。

直接引込み型受信機 (図4) では、受信機自体がPLLとして動作する。一般に、PLLは入力信号周波数にVCOの出力周波数を追従させるための負帰還回路である。したがって直接引込み型受信機は、アンテナで受信したFSK信号に直接VCOの出力周波数を追従させることで、そのときのVCOの制御電圧からデータを復調できる。

この方式は、構成要素が少なくシンプルで省電力化が可能であるが、所望信号よりも大きな妨害電波が存在する場合にVCOが妨害電波の周波数に追従してしまい、データが復調で






きなくなるという根本的な問題を抱えている。

3 デジタルPLL再生型無線受信機

そこで当社は、独自のデジタルPLL再生型の新たな受信機を開発した(図5)。開発した受信機は、直接引込み型受信機をベースとしたアナログループと、デジタルPLLをベースとしたデジタルループの二重ループで構成される。1パス(Ich)だけでFSK信号を復調できるので、Low-IF型に比べ、MIXとLPFが一つずつ、またADCは全て不要になり、大幅に省電力化できるという特長がある。更に従来の省電力化技術に比



べ、高い妨害電波耐性を実現できる。

これらの優位性を実現している三つの技術ポイントについて、以下で説明する。

3.1 1パス(Ich) だけでのデータ復調処理


BLE規格では、シンボルレート1 MHzで、“1”と“0”のデジタルデータを所望信号の中心周波数 $\pm f_M$ ($f_M=250$ kHz)にシフトして表現している。



従来は、周波数シンセサイザの周波数を所望信号の中心周波数となるように設定していたので、FSK信号の復調にはIchとQchの二つのパスが必要であった(図6)。このとき、横軸をIch、縦軸をQchとしてデータを表す2次元平面(I-Q平面)では、送信データが1のときは $+90^\circ$ 、0のときは -90° だけ位置が回転する。例えば、図6では送信データが1, 1, 0なので、データを表す点は①からスタートし、所望信号の周波数に応じて②、③、④の順に移動するため、Qchの情報は必須であった。

これに対して開発した受信機の復調方式は、周波数シンセサイザの周波数を送信データの0に対応した周波数(所望信号の中心周波数 $-f_M$)に調整する。そのため図7に示すように、送信データが1のときは $+180^\circ$ 回転し、0のときは 0° 、つまり回転せずに動かないことになり、①からスタートして②、③、④の順に移動しても、必ずデータはI軸(Ich)上にとどまる。これにより、1パス(Ich) だけでのデータ復調が可能になる。

3.2 ADCが不要のデータ復調処理

開発した受信機の一部を構成するデジタルPLLは、VCOの周波数を一定に保とうとする負帰還の性質を持っている。したがって、例えばVCOの周波数を変えようとする外乱が入力された場合、デジタルPLLはそれを打ち消すように動作する。その結果、デジタルPLLの出力(制御端子)には、入力された外乱と逆位相の信号が現れることになる(図8(a))。加えて、デジタルPLLは参照クロックとVCOの周波数誤差をデジタル値に変換するので、この制御端子の信号はデジタル化されて





いる。

開発した受信機は、この性質を利用したものであり、前述の外乱をI_{ch}で生成したベースバンド信号に置き換えることで、ADCを用いないデジタル変換を可能にした(図8(b))。デジタルPLLは、周波数シンセサイザとして必須の機能であるため、従来のLow-IF型やスライディングIF型に比べ、ADCを削減していることになる。

3.3 高い妨害電波耐性

開発した受信機のもう一つの特長として高い妨害電波耐性が

あり、これも前述のPLLの負帰還原理を利用したものである。


妨害電波が入力されると、直接引込み型受信機で構成されるアナログループは、2.3節で述べたように妨害電波の周波数に追従しようとする。これに対してデジタルPLLで構成されるデジタルループは、妨害電波を外乱とみなして追従を阻止するように機能する。このため、高い妨害電波耐性を実現できる。

4 試作チップの概要と評価結果

開発した受信機の試作チップを図9に示す。当社の65 nm CMOS (相補型金属酸化膜半導体) プロセスを用いて試作した結果、開発した受信機の実装面積は、アナログループ(増幅器, MIX, LPF)とデジタルループ(デジタルPLL, VCO)を含めて2.0×0.8 mmとなった。

BLE規格の信号(変調指数0.5, ビットレート1 Mビット/s)を受信した場合のBER(ビット誤り率)特性を評価した結果、BLEの仕様(注2)を満たす最低受信感度の-90 dBmが得られ、このときの回路の消費電力は5.5 mWであった⁽¹⁾。また、妨害電波耐性の評価結果を図10に示す。全ての周波数チャンネルでBLE仕様を満足するとともに、直接引込み型受信機に比べ、最大20 dB(=10倍)以上の妨害電波耐性を実現した。

開発した受信機の性能と、これまでのトップレコードであった最新のスライディングIF型受信機⁽²⁾との比較結果を表1に示す。スライディングIF型は、イメージ周波数帯(2.5~3.0 GHz)における妨害電波耐性がBLE仕様を満足していないが、開発した受信機は、この周波数帯を含む全ての周波数チャンネルにおいてBLE仕様を満足するとともに、消費電力を約10%削減して世界最小^(注3)電力の実現に成功した。



(注2) 受信感度として、 10^{-3} のBERが得られる最低信号レベルを-70 dBmと規定。

(注3) 2016年2月現在、当社調べ。




図10. 試作チップの妨害電波耐性 — 全ての周波数チャンネルでBLE仕様を満足するとともに、直接引込み型受信機に比べ、最大20 dB (=10倍)以上の妨害電波耐性を実現した。

Results of interference tolerance tests of direct-tracking wireless receiver and prototype receiver

表1. 試作チップと最新のスライディング型受信機の性能比較
Comparison of performance of latest sliding-IF wireless receiver and prototype receiver

項目	試作チップ	最新の受信機 ³⁾
方式 (型)	デジタルPLL再生	スライディングIF
妨害電波耐性 (2.5~3.0 GHz) (dBm)	-16	-28
	BLE仕様: > -25	
アナログ部消費電力 (mW)	5.5	6.3

5 あとがき

当社は、BLE向けに、省電力と高い妨害電波耐性を実現する独自のデジタルPLL再生型受信機を開発した。

開発した受信機は、アナログとデジタルの二重ループ構成になっており、周波数シンセサイザーの設定周波数を工夫することで、高い妨害電波耐性と1パス (1ch) だけのデータ復調処理に加え、ADCを用いないデジタル変換を実現した。また試作チップの評価結果では、従来技術に比べ、10倍以上の妨害電波耐性ととも、消費電力を約10%削減した世界最小電力が得られた。

今後は、更なる省電力化を進め、IoTへの適用を図っていく。

文献

- (1) Okuni, H. et al. "A 5.5mW ADPLL-Based Receiver with Hybrid-Loop Interference Rejection for BLE Application in 65nm CMOS". Dig. Tech. Pap. 2016 IEEE International Solid-State Circuits Conference (ISSCC). San Francisco, CA, USA, 2016-02, IEEE. 2016, p.436 - 437.
- (2) Liu, Y.-H. et al. "A 1.2 nJ/b 2.4 GHz Receiver with a Sliding-IF Phase-to-Digital Converter for Wireless Personal/Body-Area Networks". Dig. Tech. Pap. 2014 IEEE International Solid-State Circuit Conference (ISSCC). San Francisco, CA, USA, 2014-02, IEEE. 2014, p.166 - 167.
- (3) Sano, T. et al. "A 6.3mW BLE Transceiver Embedded RX Image-Rejection Filter and TX Harmonic-Suppression Filter Reusing On-Chip Matching Network". Dig. Tech. Pap. 2015 IEEE International Solid-State Circuits Conference (ISSCC). San Francisco, CA, USA, 2015-02, IEEE. 2015, p.240 - 241.

• Bluetoothは、Bluetooth SIG, Inc.の登録商標。



崔 明秀 SAI Akihide

技術統括部 研究開発センター ワイヤレスシステムラボラトリー 研究主務。低消費電力無線回路、デジタルPLL、及び周波数シンセサイザーに関する研究・開発に従事。電子情報通信学会会員。Wireless System Lab.



大國 英徳 OKUNI Hidenori

技術統括部 研究開発センター ワイヤレスシステムラボラトリー 研究主務。無線通信のRF (高周波) システム、信号処理、及び低消費電力無線回路に関する研究・開発に従事。Wireless System Lab.



古田 雅則 FURUTA Masanori, D.Eng.

技術統括部 研究開発センター 研究企画部参事。低消費電力無線回路、アナログデジタル変換器、及びCMOSイメージセンサーに関する研究・開発に従事。博士 (工学)。電子情報通信学会、IEEE会員。Research Planning Dept.