

半導体パッケージにおけるスパッタ成膜法を適用した電磁波シールド膜形成技術

Technology to Form EMI-Shielding Film on Semiconductor Packages Using Sputter Deposition Process

山崎 尚 高野 勇佑 本間 荘一

■ YAMAZAKI Takashi ■ TAKANO Yusuke ■ HONMA Soichi

モバイル情報通信端末などの小型化や高機能化の進展に伴って、電子機器メーカーでは、高密度実装基板に搭載する個々の電子部品にEMI（電磁干渉）対策を付加することへのニーズが増加している。半導体デバイス製品にも、放射ノイズ抑制効果及び耐ノイズ性に優れた電磁波シールド膜を低コストで形成するプロセスが求められるようになった。

東芝は、金属ペーストを用いたスクリーン印刷法に比べてプロセスが安定しているスパッタ成膜法を用いることで、最表面に電磁波シールド膜が形成された半導体パッケージ（以下、電磁波シールドパッケージと呼ぶ）を量産できる技術を開発した。半導体デバイス製造の前工程で用いられているスパッタ成膜装置に、半導体パッケージの裏面への成膜を防止する専用治工具を組み込むことで、高価な裏面保護用のテープが不要になり、低コストで電磁波シールド膜を形成できる。この成膜法で電磁波シールドパッケージを試作し、良好な放射ノイズ抑制効果を確認した。

In order to achieve greater compactness and higher performance of mobile information communication terminals, improvement of the electromagnetic interference (EMI) performance of each electronic device mounted on the high-density printed circuit boards (PCBs) of such terminals is now attracting the attention of electronics manufacturers. The need has therefore arisen for an EMI shield forming process for semiconductor products that realizes high performance including low noise radiation and high noise resistance at low cost.

Toshiba has developed a mass-production technology for semiconductor packages with an EMI-shielding film on the surface, referred to as EMI-shielded packages, using a sputter deposition process capable of forming a metal thin film more stably compared with the screen printing process using a metal paste. Newly developed special tools are incorporated into the sputtering equipment generally used for the pretreatment process, so as to prevent overflow of the shielding film to the back of the package without the need for costly protective tape and thereby reduce costs. Experiments on a prototype EMI-shielded package produced by this sputter deposition process have verified that it is effective in suppressing radiation noise.

1 まえがき

近年、携帯電話やスマートフォンなどの電子機器の小型・高機能化に伴い、電子部品を高密度に実装することへの要求が高まっており、半導体デバイスが発するノイズがEMI（Electromagnetic Interference：電磁干渉）の主原因として顕在化してきている。EMIを抑制するためには、ノイズの発生源と伝播（でんぱ）経路を絶ち、電子部品間の干渉を低減する対策が必要である。

従来の携帯機器では、電磁波を遮断するため、実装する電子部品全体を金属板で囲う構造（以下、板金シールドと呼ぶ）を採用することが多く、電子機器の小型化や薄型化の阻害要因になっている。特に、大容量のNAND型フラッシュメモリを搭載したパッケージ（以下、NANDパッケージと呼ぶ）は他の電子部品より厚く、NANDパッケージの厚さが板金シールドの厚さを決め、電子機器の形態を制約する結果となっている。

このような背景から、電子機器メーカーは、板金シールドの代わりに個々の半導体パッケージでEMI対策を実施するように要求を強めてきている。




図1. 電磁波シールドパッケージ—従来のスクリーン印刷法に代わり、スパッタ成膜法を適用した電磁波シールド膜の形成技術を開発した。
EMI-shielded package

東芝は、Ag（銀）ペーストを用いたスクリーン印刷法によって半導体パッケージに電磁波シールド膜を形成する技術を開発した⁽¹⁾。しかし、高価なAgペースト材料を用いて十分なシールド効果を得るには30～50 μm程度の膜厚が必要であるため、製造コスト低減が課題となっていた。

この課題を解決するために、当社は、スパッタ成膜法を用いて電磁波シールドパッケージ（図1）を量産できる技術を開発した。ここでは、開発した技術の概要と特長について述べる。

2 電磁波シールドパッケージの構造

電磁波シールドパッケージは、図2に示す断面のように、半導体パッケージの封止樹脂面に電磁波シールド膜となる金属膜が形成されている。

高い電磁波シールド効果を得るためには、パッケージの側面に露出するグラウンド（接地）配線と電磁波シールド膜を電気的に接続しなければならない。このためには、パッケージの上面だけでなく、側面にも電磁波シールド膜を形成するとともに、シールド膜とグラウンド配線との接続抵抗を下げる必要がある。

金属膜のシート抵抗が低いほどシールド性能が良くなることが知られている。従来のスクリーン印刷法では、Agペーストの焼成膜に不純物が多量に残るため、比抵抗が下がらない。これに対し、スパッタ成膜法は、半導体パッケージの表面に高純度の金属薄膜を均一に成膜できるため、シールド性能の高い電磁波シールドパッケージの量産に適している。

また、半導体パッケージの外形寸法は、規格によって標準化されているため、電磁波シールドに必要な膜厚増分を半導体パッケージ設計の段階で考慮する必要がある。NANDパッケージの場合、電磁波シールド膜の形成に必要なNANDパッケージ厚の増分を、NAND型フラッシュメモリチップの薄化で吸収しなければならず、NANDパッケージの組立コストの増加を招く。この組立コストの増分を抑制するためにも、スパッタ成膜法による金属薄膜で性能の高い電磁波シールド膜を形成することは、電磁波シールドパッケージの量産化に不可欠である。

3 スパッタ成膜法のプロセス

スパッタ成膜法により半導体パッケージに電磁波シールド膜を形成する工程（以下、パッケージスパッタ工程と呼ぶ）は、




図2. スパッタ成膜法による電磁波シールドパッケージの断面 — 最表面の電磁波シールド膜は、側面にも形成されており、高い電磁波シールド効果を得るためにグラウンド配線に接続されている。

Cross-sectional structure of EMI-shielded package produced by sputter deposition process

半導体デバイスをパッケージングする終段工程で個々の半導体パッケージに個片化された後に付加される。今回、このパッケージスパッタ工程に、半導体デバイス製造の前工程で使われているスパッタ装置を用いた（図3）。

パッケージスパッタ工程では、半導体パッケージのハンドリングや、搬送装置の振動、スパッタ装置のチャンバの真空引きなどによって半導体パッケージが搬送トレイから浮き上がり、スパッタ成膜時に半導体パッケージの裏面にも電磁波シールド膜が形成されてしまうことがある（図4）。

半導体パッケージの裏面に電磁波シールド膜が回り込むのを防止するためには、裏面保護用のテープを貼り付けることが有効である。しかし、テープを貼り付けるときに半導体パッケージの裏面に空気が巻き込まれることがあり、それが真空チャンバの中に吸い出されて空隙が潰れることにより、局所的に半導体パッケージがテープから剥がれてしまう現象が発生し問題となる。

スパッタ成膜法では、半導体パッケージが配置された場所以外の領域も成膜されるため、テープの再生利用ができない。また、BGA (Ball Grid Array) パッケージの場合には、裏面にはんだボールが搭載されているので、はんだボールを保護す




図3. 従来のパッケージスパッタ工程のフロー — 前工程用のスパッタ装置を適用する場合には、一般にテープで裏面を保護するが、真空中での破裂や高価なテープの使い捨てなど、デメリットがある。

Flow of package sputtering processes using conventional sputtering equipment

るためにテープの粘着剤を厚くしなければならない。更に、パッケージスパッタ工程では半導体パッケージの温度が150℃以上に上昇するため、耐熱性に優れた高価なテープが必要になる。




図4. 半導体パッケージ裏面への電磁波シールド膜の回り込み — 裏面保護用のテープから半導体パッケージが剥がれ、裏面に電磁波シールド膜が回り込んで不良になることがある。

Overflow of shielding film to back of package




図5. 開発したパッケージスパッタ工程のフロー — テープ方式のデメリットを解消するために、専用の治具を開発するとともに、前工程用のスパッタ装置に搬送できるハンドラーも開発した。

Flow of package sputtering processes using newly developed special tools

このように、テープによる裏面保護では、その確実性に不安があるとともに、パッケージスパッタ工程でのコスト上昇が避けられない。

これらを解決するために、当社は、パッケージ側面への成膜を阻害せず同時にパッケージ裏面も保護する、パッケージスパッタ工程専用の治具を開発した(図5)。この専用治具は、形状などを最適化することで、半導体パッケージが浮き上がるのを防止できるとともに、繰り返して使用できる。また、前工程用のスパッタ装置が使えるように、専用治具をスパッタ装置に搬送できるハンドラーも開発した。

4 電磁波シールドパッケージの放射ノイズ測定結果

NAND型フラッシュメモリと制御用コントローラを搭載したBGAパッケージにおいて、スパッタ成膜法による電磁波シールドパッケージを試作し、放射ノイズ量を測定した。

電磁波シールド膜のない通常のBGAパッケージと、スパッタ成膜法で試作した電磁波シールドパッケージを用意し、放射ノイズ量の測定には近傍磁界強度測定装置を用いた。各パッケージの上方1 mmの空間で、磁界プローブを1 mmピッチで走査し、放射ノイズ量をマッピングした。10 ~ 3,200 MHzの周波数範囲で放射ノイズを測定し、1,500 MHzを境に上下の周波数帯における放射ノイズの強さを比較した結果を図6に示す。

スパッタ成膜法で試作した電磁波シールドパッケージは、通




図6. 放射ノイズの測定結果 — 磁界プローブで近傍磁界を測定した結果、良好な電磁波シールド効果が確認できた。


Results of noise measurements of packages with and without EMI-shielding film

常のBGAパッケージに対し、10～1,500 MHzの周波数帯で-23 dBの、1,500～3,200 MHzの周波数帯で-16 dBの電磁波シールド効果を示すことが確認できた。電磁波シールド膜がない場合では、放射ノイズは主にBGAパッケージの直上に出ているが、スパッタ成膜法で電磁波シールド膜を形成することで、この直上の放射ノイズが抑制されていることがわかる。

5 スパッタ成膜法による電磁波シールドパッケージの特長

4章までで述べてきた、スパッタ成膜法を適用した電磁波シールドパッケージの特長を以下にまとめる。

- (1) Agペーストを用いたスクリーン印刷法からスパッタ成膜法に変更することで、30～50 μmの膜厚が必要だった電磁波シールド膜を数μmに薄膜化でき、製造コストの大幅な低減を実現した(図7)。
- (2) パッケージスパッタ工程で、半導体パッケージ裏面の保護を目的に開発した専用治工具の導入により、安定したプロセスが可能になるとともに、従来の裏面保護用のテープが不要になり、材料コストの大幅な低減を実現した。
- (3) スパッタ成膜法で試作した電磁波シールドパッケージにおいて、10～1,500 MHzで-23 dBの、1,500～3,200 MHzで-16 dBの良好な電磁波シールド性能を確認した。



6 あとがき

電子機器メーカーからのEMI対策の要求に応えるため、低コストで高品質な電磁波シールド膜が形成できるスパッタ成膜法を適用し、電磁波シールドパッケージを量産できる技術を開発した。

半導体デバイス製造の前工程の技術の後工程に導入して、電磁波シールドパッケージという付加価値の高い製品を創出することができた。

今後、更に前工程と後工程の技術の境界を越えて、新たな機能を低コストで提供できる半導体デバイス製品の開発を推進していく。

文献

- (1) 石田正明 他. 半導体パッケージでの電磁波シールド技術. 東芝レビュー. 67, 2, 2012, p.7-10.



山崎 尚 YAMAZAKI Takashi

ストレージ&デバイスソリューション社 メモリ事業部 メモリパッケージ開発部主務。各種メモリパッケージの開発に従事。Memory Div.



高野 勇佑 TAKANO Yusuke

ストレージ&デバイスソリューション社 メモリ事業部 メモリパッケージ開発部。各種メモリパッケージの開発に従事。Memory Div.



本間 荘一 HONMA Soichi

ストレージ&デバイスソリューション社 メモリ事業部 メモリパッケージ開発部参事。各種メモリパッケージの開発に従事。Memory Div.