- 般 論 文

# GaNパワーデバイスの 電流コラプスシミュレーション技術

Simulation Technology for Evaluation of Current Collapse in GaN Power Devices

菊地	拓雄	石川	諭	仲	敏行
KIKUC	HI Takuo	ISHIKAWA Satoshi		NAKA	Toshiyuki

窒化ガリウム (GaN) パワーデバイスは,現行のシリコン (Si) パワーデバイスと比べて優れた電気特性を示すことから,電力 変換装置などへの早期適用が期待されている。一方,GaNパワーデバイスの課題として,デバイス内部の結晶欠陥に起因した デバイス動作中のオン抵抗増加 (電流コラプス) があり,所望のデバイス性能が得られない場合がある。したがって,GaNパ ワーデバイスの設計では,基本的なトランジスタ特性だけでなく,デバイス特性の変動を予測可能な解析技術が求められる。

東芝は,製造プロセスに依存する結晶欠陥及び膜界面のトラップを測定し,シミュレーションモデルに反映させることで, オン抵抗増加の現象を定量的に扱えるデバイスシミュレーション技術を開発した。この技術により,デバイス特性変動の早期発見 及び要因分析が容易となり,GaNパワーデバイスの設計及び開発期間の短縮に貢献できる。

Due to the superior electrical characteristics of gallium nitride (GaN) power devices compared with those of currently available silicon (Si) devices, demand has been growing for the early application of GaN power devices to power conversion equipment. However, the development of GaN power devices with the desired performance is hindered by technical issues associated with increased on-resistance as a result of current collapse caused by crystal defects and interface traps in these devices. In this situation, there is a need for simulation technologies that can predict on-resistance degradation over time as well as the basic transistor characteristics in the design phase.

Toshiba has developed a simulation technology to precisely and quantitatively evaluate the on-resistance degradation of GaN power devices by modeling crystal defects and interface traps in a device, which vary according to the manufacturing process, based on measured results using a test element group (TEG) pattern with the same device structure. This technology makes it possible to detect the degradation of device characteristics and failure earlier and with greater certainty, thereby shortening the device development period.

# 1 まえがき

GaNパワーデバイスは,現行のSiパワーデバイスと比較し て低損失,高速,及び高温での動作が可能であり,次世代の パワーデバイスとして期待されている。

一方、GaNパワーデバイス特有の課題として電流コラプスが ある。電流コラプスは、デバイスに大電流かつ高電圧のストレ スを印加することでオン抵抗が増加する現象である。現時点 で、この現象は電圧ストレスによって加速された電子が、デバ イス内部の結晶欠陥及び膜界面に存在するトラップに捕獲さ れることに起因することがわかっており、これらトラップを測 定及び解析した報告がなされている<sup>(1)</sup>。しかし、測定されたト ラップがデバイス特性に与える影響については定量性を持って 十分に調べられておらず、またトラップ生成の位置及び密度は 製造プロセスに依存するため、電流コラプスの要因特定及び デバイス設計が困難となる。

今回,東芝はGaNパワーデバイスの電流コラプスを高精度 に解析可能なシミュレーション技術を開発した。モデル化で は,評価用TEG (Test Element Group)を用いてデバイス内 部の各層及び界面のトラップを測定し,その結果をシミュレー ションモデルに反映させた。更に,実際の電流コラプス試験



を模擬したシミュレーションを行い,計算結果を実測と比較す るとともに,電流コラプスの要因を解析した。

### 2 電流コラプスのモデル化と解析

解析対象としたディプレッション型<sup>(注1)</sup>のGaNパワーデバイ スの構造を図1に示す。このデバイスでは、AlGaN (窒化アル

(注1) MISFET (金属絶縁膜半導体型電界効果トランジスタ)で、ゲート電 圧が0でも電流が流れる型をいう。



ミニウムガリウム)/GaN界面に2次元電子ガスと呼ばれる伝 導電子が発生し、ソース-ドレイン間が導通する。また、ゲート 電極及びソース電極にフィールドプレート (FP)を構成し、そ れぞれゲート端及びゲートFP端の電界を緩和する構造となっ ている。電極以外のデバイスの膜構成は、裏面側から基板、 バッファ層、GaN層、AlGaN層、及びSiN (窒化シリコン)ゲート 絶縁膜である。

シミュレーションモデルの構築とそれを用いた解析の流れ を図2に示す。

まず、対象デバイスと同一プロセスで作成したTEGパターンを 用いて、SiN/AlGaN界面トラップと、GaN層及びバッファ層に ある膜中トラップのエネルギー準位と捕獲断面積を求める。 これには、容量 - 電圧 (CV) 特性とDLTS (Deep Level Transient Spectroscopy) 法の測定を用いる。

シミュレーションによるモデリングでは、プロセスシミュレー ションを用いてデバイス構造をモデル化し、基本となる物理パ ラメータを設定するとともに、前記トラップの測定結果をシミュ レーションモデルに反映させる。構築したシミュレーションモ デルを用いて電流コラプスの解析を実施し、電気ストレス印加 時におけるトラップへの電子捕獲現象を再現するとともに、ス トレス前後の電流 - 電圧特性の評価、及びオン抵抗の経時劣 化の要因を解析する。

#### 3 界面・膜中トラップの解析

#### 3.1 SiN/AIGaN界面トラップの解析

SiN/AlGaN界面トラップは、CV特性の測定と1次元のCV 解析ツール<sup>(2)</sup>を組み合わせることで導出した。CV解析ツール では、界面準位密度分布とその時定数を考慮し、ポアソン方 程式を解くことで容量を計算する。まず、TEGパターンを用いて CV特性を測定し、CV解析ツールで界面準位密度分布を変え てCV特性を計算する。界面準位密度分布は、一般的に界面



トラップに対して用いられる、AlGaNバンドギャップ中のU字型のエネルギー準位密度分布を初めに仮定した。CV特性の実測と計算結果が一致するように繰り返し計算することで、界面 準位密度分布を抽出することができる。

TEGのCV測定結果と、CV解析ツールを用いて求めたSiN/ AlGaN界面の準位密度分布を図3に示す。CV特性は実測と 計算でよく一致しており、界面トラップの準位密度分布を精度よ く抽出できていると考えられる。

#### 3.2 膜中トラップ解析

GaN層及びバッファ層の膜中トラップのDLTS法による測定 結果を図4に示す。



(注2) 一般に、反応速度の温度依存性をプロットしたもの。活性化エネル ギーを求めることができ、ここでは、反応速度はトラップからのキャ リア(電子及びホール)放出時定数を意味する。 GaN層では,測定温度範囲 (300 ~ 500 K) で一つの電子 トラップ (E1) が観測され,アレニウスプロット<sup>(注2)</sup>から,GaN (バンドギャップ 3.47 eV)の伝導帯の下端から0.80 eV下のエ ネルギー準位であることがわかった。

バッファ層では、DLTS信号が正負の2種類の膜中トラップ が検出された。負の信号がホールトラップ(H1)であり、正の 信号が電子トラップ(E2)に対応する。また、DLTS信号の強 度がGaN層の約100倍あり、高密度の膜中トラップが存在す ることがわかる。アレニウスプロットから、H1はGaNの価電 子帯の上端から0.76 eV上の準位で、E2は伝導帯の下端から 0.80 eV下の準位であることがわかった。

# 4 電流コラプスシミュレーション

電流コラプスシミュレーションに用いたトラップ測定結果を **表1**にまとめる。測定により求めたSiN/AlGaN界面トラップ 及び膜中トラップのエネルギー準位をシミュレーションモデル に反映させ、実際のコラプス試験を模擬した計算を行った。 計算に用いた主なストレス電圧波形を図5に示す。

電圧ストレス印加前後の電流-電圧特性の計算結果を図6 に示す。ストレスによる電流低減が再現されており、ドレイン電 流が0.5 Aのときのオン抵抗増加率は1.17倍となった。今回モ

表1. 測定したトラップと測定結果 Measured traps used in simulation model						
構造	トラップのエネルギー準位	捕獲断面積				
SiN/AlGaN界面	図3(b)の分布	10 <sup>-16</sup> cm <sup>2</sup>				
GaN層	0.80 eV (E1)	10 <sup>-15</sup> cm <sup>2</sup>				
バッファ層	0.76 eV (H1) 0.80 eV (E2)	10 <sup>-16</sup> cm <sup>2</sup> 10 <sup>-15</sup> cm <sup>2</sup>				





図6. 電圧ストレス印加前後の電流 - 電圧特性の計算結果 — 電圧スト レス印加後に電流が減少しており、オン抵抗が増大していることがわかる。 Results of simulation of current-voltage characteristics before and after stress voltage application



デル化に用いた評価用デバイスの実測のオン抵抗増加率が約 1.2倍であることから、実測をほぼ再現していると考えられる。

電圧ストレス印加前後のAlGaN/GaN界面(チャネル部)の 電子密度分布を図7に示す。電子密度は、ゲート端及びゲー ト・ソースFP端で急傾斜に、またドレイン付近でなだらかに低 下していることがわかる。電子密度低下の要因は、これらの箇 所の近傍に存在するトラップに電子が捕獲された結果生じた負 電荷によるものと考えられる。

#### 5 電流コラプスの要因分析

電圧ストレス印加後のチャネルにおける電子密度低下の要因を明確にするため、トラップによる電子捕獲の影響を調査した。電圧ストレス印加後のSiN/AlGaN界面,GaN層,及びバッファ層の中央断面で、トラップへの電子捕獲の結果生じた 負電荷密度の分布を計算した結果を図8に示す。

これらの結果と、図7に示した電圧ストレス印加後のチャネ ル断面の電子密度分布を比較すると、ゲート端及びゲート・ ソースFP端での電子密度低下は、SiN/AlGaN界面の電子ト ラップに対応することがわかる。また、ドレイン付近でのなだ 般



らかな電子密度の低下は、バッファ層での負電荷密度分布に 対応することがわかる。電圧ストレス印加中にSiN/AlGaN界面 トラップへの電子捕獲がゲート端及びゲート・ソースFP端で 生じるのは、これらの箇所で電界集中により電子が加速され て、表面側のSiN/AlGaN界面に注入されたためと考えられる。 また、ドレイン付近でバッファ層のトラップ電子密度が高いのは、 ドレイン側ほど基板-ドレイン間の電界が大きくなるため、バッ ファ層のH1からホールが放出されやすくなり、負電荷が増加 したためと考えられる。

このように, デバイスの各断面での負電荷密度分布を調べることで, チャネルの電子密度の低下位置と, この原因となる トラップ位置を対応させることができた。

最後に、SiN/AlGaN界面、GaN層、及びバッファ層の電子ト ラップの電流コラプスに対する寄与率を計算した。寄与率は、 図7に示した電圧ストレス印加後に低減した電子密度の総量 に対する、デバイスのX方向の各位置における電子密度低下 量の割合を求めて算出した。電流コラプスへの寄与率を計算 した結果を図9に示す。今回モデル化した評価用デバイスで は、GaN層膜中トラップの寄与は小さく、バッファ層膜中トラッ プとSiN/AlGaN界面トラップの寄与がそれぞれ約30%及び 約70%となり、電流コラプスへの影響度を定量化できた。

## 6 あとがき

今回, GaNパワーデバイス特有の現象である電流コラプス を高精度に予測するシミュレーション技術を開発した。プロセ ス依存性の大きい膜中及び界面トラップのエネルギー準位を,



それぞれDLTS法, CV特性の測定により求め, これらの結果 を電流コラプスシミュレーションモデルに反映させた。更に, ドレイン電圧ストレス印加時の電流コラプスを計算した結果, 実測のオン抵抗増加率を再現でき, その要因と抵抗増加への 寄与率を定量的に示すことができた。これにより, GaNパ ワーデバイスの設計及び開発期間の短縮が期待できる。

開発したシミュレーション技術は、今回示したような直流 電圧ストレス下の電流コラプスの解析に活用できるだけなく、 GaNパワーデバイスを電力変換装置に搭載する際のスイッチン グ回路における電流コラプスの評価など、より複雑な系での 解析にも適用することが可能である。今後ますます重要とな るこの技術の適用拡大を推進する。

# 文 献

- (1) 橋詰 保. GaNおよびAlGaNの深い電子準位:電気的評価結果を中心として、日本結晶成長学会誌. 36, 3, 2009, p.205-213.
- (2) Miczek, M. et al. Effects of interface states and temperature on the *C- V* behavior of metal/insulator/AlGaN/GaN heterostructure capacitors. J. Appl. Phys. **103**, 10, 2008, p.104510-1-104510-11.



#### 菊地 拓雄 KIKUCHI Takuo

生産技術統括部 生産技術センター 薄膜プロセス技術研究部 研究主務。パワー半導体素子のシミュレーション技術の研究・ 開発に従事。応用物理学会会員。

Process Technology Research Dept.

#### 石川 諭 ISHIKAWA Satoshi

生産技術統括部 生産技術センター 薄膜プロセス技術研究部 主任研究員。半導体プロセス技術の開発に従事。電気学会 会員。

Process Technology Research Dept.

#### 仲 敏行 NAKA Toshiyuki

セミコンダクター&ストレージ社 ディスクリート半導体事業部 先端ディスクリート素子開発部主務。パワー半導体素子の製品 開発に従事。

Discrete Semiconductor Div.