- 般 論 文

All-SiC モジュール設計に対応した 統合シミュレーション技術

Integrated Simulation Technology Maximizing Performance of All-SiC Modules

菊地 拓雄	高尾和人	四戸 孝
KIKUCHI Takuo	TAKAO Kazuto	SHINOHE Takashi

炭化ケイ素 (SiC) パワーデバイスは,現行のシリコン (Si) パワーデバイスに比べて優れた特性を持つことから,インバータ などの電力変換装置への早期展開が期待されている。一方,その高速応答性のため,パワーモジュール配線の寄生インダクタンス に起因したサージ電圧,電磁ノイズの発生,及びチップ間の不均一動作が懸念される。

東芝は、モジュール配線の寄生インダクタンスのほか、回路動作、及び熱応答を総合的に扱える統合シミュレーション技術を 開発した。この技術により、これまで実現が困難であったモジュール内部の詳細な動作検証及び設計が可能になり、SiCデバイス の性能を最大限に引き出すモジュールの開発と開発期間の短縮に貢献できる。

Silicon carbide (SiC) power devices with superior performance compared with currently available Si power devices are a focus of high expectations for application to power conversion equipment such as inverters. However, their intrinsic fast switching speed causes serious problems including increases in surge voltages and electromagnetic noise as well as non-uniform operation among parallelized chips, due to undesirable parasitic inductances in the power module.

Toshiba has developed a novel integrated simulation technology for all-SiC modules, allowing these issues related to electrical circuits and electromagnetic and thermal effects to be comprehensively handled. This technology makes it possible to implement more detailed verification and design early in the development phase, thereby contributing to the development of all-SiC modules with optimized performance and shortening of the overall development period.

1 まえがき

SiCパワーデバイスは,現行のSiパワーデバイスに比べて, 低損失,高速,及び高温動作が可能であり,次世代のパワー デバイスとして期待されている。そしてこれまでに,SiCパ ワーデバイスを搭載したパワーモジュールを用いた電力変換器 において,低損失化や受動部品の小型化によるパワー密度の 向上が実証されている⁽¹⁾。

一方,大電流出力のモジュールを実現するには多数のチップ を並列接続する必要があるが,この際チップ間を結線する配線 に内在する寄生インダクタンスに起因した,チップ間の不均一 動作,及びその結果生じる特定チップへの発熱集中が問題と なる。更に,SiCパワーデバイスの高速応答性により,寄生イン ダクタンスがチップ間の不均一動作に与える影響は増大する。 この問題はモジュール内部の現象であることから,外部からの 測定によりその現象を定量的に把握することは困難である。し たがって,シミュレーションを活用した解析が有効である。

そこで東芝は、今回モジュール内部のチップ動作を詳細に 解析可能な統合シミュレーションモデルを構築し、多並列チッ プ間の動作均一性の評価に適用した。解析モデルは、デバイ スの詳細なモデリングのほか、電気回路、電磁気、及び熱の 複数の物理現象を総合的に考慮して構築した。更に、試作し



たチップを全てSiCで構成したモジュール (All-SiC) モジュー ルの多並列チップ間の動作均一性,及びモジュール内部の温 度分布を定量化し,それらのばらつき要因を解析した。

2 解析対象のAll-SiCモジュール

統合シミュレーションによるチップ間の動作均一性評価の 対象として、All-SiCモジュールを設計し、試作した(図1)。ス イッチング素子として耐圧1,200 V、オン抵抗100 m Ωのノーマ リオン型SiC-JFET (接合型電界効果トランジスタ)を使用した。還流ダイオードには、SiC-JFET内部に形成されたボディ ダイオードを用いた。モジュールは、電源側 (HSIDE)と接地 側 (LSIDE)のそれぞれに、SiC-JFETを14チップずつ並列接 続することで構成した。各チップは、主回路の電流経路にお いてソース側とドレイン側のインダクタンスの合計が等しくなる ように配置されている。

3 統合シミュレーション

3.1 構成

統合シミュレーションのワークフローを図2に示す。最初に 形状や、寸法、デバイス特性などの設計変数を定義した後、電 磁界解析によりモジュール内の寄生インダクタンスL,容量C, 抵抗Rを抽出する。その後、回路解析モデルにこれらの寄生 パラメータを入力して損失を計算する。更に、損失計算に基 づいて熱解析を実施し、モジュール内部の温度分布を計算す る。回路解析による損失計算と、熱解析による温度分布の計 算は、両者の結果が収束するまで繰り返される。これにより、 温度によるデバイス及び回路特性の変動を再現できる。最後 に、各解析から得られる動作均一性やモジュール温度などの 目的関数を評価し、設計変数の最適化を行う。

3.2 デバイス解析モデル

計算の高速化のため、デバイスモデルにはコンパクトモデルを 用いた。SiC-JFETの等価回路モデルを図3に示す。FET部 分とボディダイオードは一般的なSPICE (Simulation Program with Integrated Circuit Emphasis) モデルを用いた。また、逆 回復電流 *I*_{re}を考慮するため、ドリフト層の電荷量を関数とした 電流源を含む付加回路をダイオードと並列に設けた。更に、上 記のFETモデルではゲート電圧に応じて変化するゲートードレ イン間容量を再現するため、可変容量*C*_{gd}を設けている。SiC-JFETの等価回路を構成する素子のSPICEパラメータは、実測 のデバイス特性及び温度特性を用いて決定した。





図3. SiC-JFETの等価回路モデル — JFET デバイスは, FET 以外に 寄生素子で構成される。

Equivalent circuit of SiC-junction field-effect transistor (JFET)



3.3 回路解析モデル

統合シミュレーションで用いた All-SiCモジュール (図1)の等 価回路モデルを図4に示す。外部接続端子P, N, GH (HSIDE ゲート端子), SH (HSIDEソース端子), GL (LSIDEゲート端 子), 及びSL (LSIDEソース端子)を介して電力変換回路を用 いて駆動することで,回路動作が実現される。各チップのデ バイス特性には,熱解析で計算した個別の温度が反映され, 各素子間に電磁界解析で求めた寄生L及びRが挿入される。

3.4 熱・電磁界解析モデル

解析には市販の3次元有限要素法ツールを用いた。構造は 設計寸法を変数としたスクリプトで記述し、任意に形状変更が 可能である。計算された温度分布と、寄生L及びRは回路解 析モデルで使用される。

4 統合シミュレーションの妥当性検証

All-SiCモジュールについて、ダブルパルス試験によりSiC-JFETのスイッチング特性を測定し、解析結果と比較した。電 源電圧は600 Vとし、オン及びオフ時のゲート電圧をそれぞれ



0 V及び-15 Vとした。ゲート抵抗はモジュールに内蔵された 1素子当たり28 Ωのほかに,外付けゲート抵抗27 Ωを付加 した。

スイッチング時のターンオン及びターンオフ時の電圧波形と 電流波形について、実測データとシミュレーション結果の比較 を図5に示す。両者の波形はよく一致しており、開発したシ ミュレーションモデルの妥当性を確認できる。

5 チップ間の動作均一性評価

チップ間の動作均一性を評価するために、一般的な同期整 流型バックコンバータ回路動作時における、モジュール内部の 電流、電圧、及び温度分布を解析した。回路動作は、入力電 圧 600 V、動作周波数 20 kHz、デッドタイム 0.5 μsとし、外付 けゲート抵抗は高速スイッチングを実現するために0 Ωとし た。ゲートのパルス電圧は、オン及びオフ時の電圧をそれぞれ 0 V及び-15 Vとし、オンとオフのデューティ比を 0.5 とした。ま た、L負荷は 20 μHで一定とし、出力 300 Aで一定となるよう に負荷抵抗の値を調整した。このときのバックコンバータ回路 の出力電力は 90 kWとなる。

連続動作時のモジュール内部の温度分布を図6に示す。 HSIDE 側素子の温度が高いのは,動作周波数が20 kHzと高 いため,FET のスイッチングがないLSIDE 側に対し,HSIDE のスイッチング損失が大きいためである。一方,同じHSIDE 素子間においても温度の不均一性があり,モジュール中央部



図6. 出力電力90 kW時のモジュール内部の温度分布 — 並列接続さ れたチップ間で温度差が生じている。

Result of simulation of temperature distribution in all-SiC module at output power of 90 kW



のチップに比べてモジュール端部 (AC 側) のチップで高温となり,温度差は最大で20℃であった。ここで,隣接チップがないモジュール端部の温度がもっとも高いため,チップ間の熱干渉とは別の作用が働いていると考えられる。

モジュール内部の各チップのトータル損失 *P*_{total}, ターンオン 損失 *P*_{on}, ターンオフ損失 *P*_{off}, 及び導通損失 *P*_{con}を図7に示 す。*P*_{off}が各チップの合計値としてもっとも大きいが, *P*_{on}はモ ジュール端部のチップ14で大きく, チップ温度の均一化への 影響が大きいと考えられる。

チップ間における損失不均一性の発生モデルを図8(a)に示 す。等価回路モデルにあるようにモジュールの配線構造上, 各チップの電流経路において寄生Lの合計は等しいが,電流 密度はドレイン側ではP側で最大,かつAC側で最小となり, 一方ソース側ではAC側で最大,かつP側で最小となる。寄 生Lにより生じる電位差Ldi/dtは,この電流分布の影響を受 け,図8(a)中の式に基づきドレイン及びソース端子の電圧は, 図8(b)の左図に示す分布となる。その結果,モジュール端部



のチップにおけるドレイン-ソース間電圧 V_{ds} 及びゲート-ソース 電圧 V_{gs} が大きくなる (図8(b)の右図)。更に, SiC素子の場 合, そのスイッチングの高速性のために電流変化 di/dt が大き くなり, 不均一な電圧分布はより顕著になる。

ターンオン中の V_{ds} 及び V_{gs} の解析結果を図9に示す。モジュールAC側のチップの V_{ds} 及び V_{gs} が大きく,前述の電圧分布発生モデル (図8(b))の妥当性を確認できる。

以上の考察から, HSIDEのAC側のチップでは, モジュール端部のチップに電流と電圧が集中した結果, Ponが増大したと考えられる。

FETは一般にユニポーラデバイスであり正の温度特性を持っため、特定チップへの電流集中は温度上昇により緩和される傾向にある。開発したシミュレーションでは、この効果も考慮しているが、それでもなお配線の寄生Lに起因した電流の不均一性が存在することを示している。

これらの結果から、多並列化したSiCモジュールで、SiCの 高速性を利用しながらチップを均一動作させるためには、主 回路Lを等しくするだけでなく、チップのソース側とドレイン側 の寄生Lを等しくする必要があると考えられる。



6 あとがき

今回,電磁界解析,回路解析,及び熱解析を連携した統合 シミュレーションモデルを用いて,多並列化したSiC-JFET チップを搭載したAll-SiCモジュールにおけるチップ間の動作 均一性を評価した。そして,出力電力90kWのバックコンバー タ回路における連続動作中のモジュール内温度分布を解析 し,チップ間の不均一動作に起因した温度差が生じることを 示し,その発生メカニズムを明らかにした。

開発した統合シミュレーション技術は、モジュールの詳細な 動作検証に活用できるだけなく、所望のモジュール特性を得 るための素子選択や動作条件の最適化など、様々な用途で用 いることが可能なため、今後ますます重要な技術になると考え られる。

文 献

 Takao, K. et al. "Demonstration of 25W/cm³ class all-SiC three phase inverter". Proc. EPE2011. Birmingham, UK, 2011-08, EPE. 2011, p.1 - 10.



菊地 拓雄 KIKUCHI Takuo 生産技術センター プロセス研究センター研究主務。

生産技術センター プロセス研究センター研究主務。 パワー半導体素子のシミュレーション技術の研究・開発に従事。 応用物理学会会員。 Process Research Center

高尾 和人 TAKAO Kazuto, D.Eng.

研究開発センター 電子デバイスラボラトリー研究主務,博士 (工学)。SiCパワー半導体素子応用技術の研究・開発に従事。 電気学会会員。 Electron Devices Lab.

四戸 研究開 Si縦型

四戸 孝 SHINOHE Takashi 研究開発センター 電子デバイスラボラトリー。 Si縦型パワー半導体素子及びSiCパワー半導体素子の研究・ 開発に従事。電気学会,応用物理学会会員。 Electron Devices Lab.