高画質CMOSイメージセンサの実現に有効な 3次元デバイスシミュレータ

3D Random Telegraph Noise Simulator for High-Resolution CMOS Image Sensors

東	悠介	百々	信幸	大黒	達也	
HIGASHI Yusuke		MOMO Nobuyuki		OHGURO Tatsuya		

CMOS (相補型金属酸化膜半導体) イメージセンサの開発では,通常,電流−電圧特性を模擬する3次元デバイスシミュレー タを用いるが,従来のシミュレータでは画質劣化の主要因の一つ "ランダムテレグラフノイズ (RTN)"の原因となる絶縁膜中へ の電荷の捕獲と放出が予測できず,効率的にノイズを低減させる技術への展開が困難であった。

東芝は、RTNの低減を検討できる3次元デバイスシミュレータを世界で初めて^(注1)開発した。これを用いて、今回、絶縁膜中に欠陥(トラップサイト)を設けたモデルを作成し、電荷がトラップサイトに捕獲され、放出される機構を再現することに成功した。更に、これを活用して実測と比較することで、トラップサイトの3次元分布を抽出した。この技術を実用化することで、デバイスを試作する場合と比べ、開発期間を約20%短縮できると見込んでいる。

In the development of complementary metal-oxide semiconductor (CMOS) image sensors, a three-dimensional (3D) device simulator is used as a means to simulate the current-voltage characteristics of CMOS devices. However, as conventional 3D device simulators cannot predict the dynamic behavior of charge trapping and detrapping at the gate insulator of metal-oxide-semiconductor field-effect transistors (MOSFETs), it is difficult to apply these simulators to technologies aimed at efficiently reducing the random telegraph noise (RTN) of MOSFETs, which causes image degradation in CMOS image sensors.

As a solution to this issue, Toshiba has developed a 3D RTN simulator for the first time in the world. We have confirmed that this simulator can model the trapping and detrapping processes at the gate insulator considering discretized trap sites in the insulator, and that it can quantitatively simulate 3D trap site distribution through the comparison of measured and simulated data. This simulator is expected to reduce the development period for CMOS image sensors by 20% compared with conventional prototype fabrications.

1 まえがき

CMOSイメージセンサは光信号を電気信号に変換する素子 で、フォトダイオードと複数のCMOSトランジスタから構成され ている。これを小型化かつ高機能化するためには、構成され ているトランジスタの微細化が重要となる。

ランダムテレグラフノイズ (RTN) はMOSFET (MOS型電 界効果トランジスタ)のゲート絶縁膜中の欠陥に電荷が捕獲さ れ放出されることで、トランジスタからの電流値若しくは電圧 値が変動してしまう現象であり、CMOSイメージセンサの画質 劣化の主要因の一つである (図1)。RTNはデバイスサイズが 小さくなるほど強度が大きくなることが知られており、デバイス の微細化に伴い大きな問題となる。そのためRTNを低減させ ることは、デバイスの微細化を続けるうえで非常に重要な課題 である。通常、新規デバイス開発には、デバイスシミュレータ による構造検討などが非常に有効である。しかし従来のデバ イスシミュレータでは、電荷の捕獲や放出などの動的な変化を 伴うRTNシミュレーションを行うことは困難であった。

東芝はRTNモデルを3次元デバイスシミュレータに組み込

(注1) 2011年6月時点,当社調べ。



むことに成功し,更に,RTN低減検討を効果的に行うために 過渡解析と周波数領域解析の二つのモードのシミュレーション スキームを開発した⁽¹⁾。ここでは,この3次元RTNシミュレー タの概要とその活用例として,トラップサイトの3次元分布を 抽出した結果について述べる。

2 RTNシミュレータ

過渡解析ノイズシミュレータはRTN波形を直接得ることが

でき、捕獲と放出の動的なふるまいが解析できる。またバイ アスの動的な変化に伴うシミュレーションも行えるため回路動 作によるノイズの低減も検討できる。まずこのモデルの概略 について述べる。シミュレーションでは、ノイズの原因となる 個々のトラップサイトを絶縁膜中に空間的かつエネルギー的に ランダムに配置する⁽²⁾。電荷の捕獲と放出の過程は、それぞ れのトラップサイトの捕獲と放出の時定数に従い、モンテカル 口法と呼ばれる乱数を用いた確率処理手法によって生成され る。捕獲時間は従来の一般的なモデルに従いトンネル確率に 反比例するとした^{(3), (4)}。これに加え、捕獲と放出の時定数とト ラップサイトのエネルギー準位との関係式を満たすために、絶 縁膜中のエネルギー遷移を考慮した。

シミュレーションによって得られたトラップサイトの占拠状態 を図2に示す。エネルギー遷移を考慮することで、フェルミ準 位(図中の破線)を境にトラップサイトの占拠状態が分かれる。 ここでフェルミ準位とは、フェルミーディラック統計から導出さ れる電子の占拠確率がちょうど1/2になるエネルギーのことで ある。このフェルミ準位近傍のトラップサイトは、時間が経過 すると各トラップサイトの時定数に応じて電荷が捕獲,若しく は放出されて占拠状態が変化する。またゲートバイアス条件 を変更した場合、これに合わせてトラップサイトの占拠状態及 び捕獲と放出の時定数も変化する。これによってバイアス状 態を考慮したRTNをシミュレーションすることが可能になる。

シミュレーションによって得られたドレイン電流値 Ia波形を 図3に示す。複数のトラップサイトの影響によって発生するノ イズ波形を実測と同様に得ることができる。

次に,周波数領域ノイズシミュレータについて述べる。周波 数領域シミュレータは定常解析で行うため,過渡シミュレー ションに比べ短時間で解析できる。そのためRTNの素子間





ばらつき解析に非常に有効である。基本モデルは過渡シミュ レーションと同様であるが、ノイズパワースペクトラムを得るた めに次のような方法を用いる。ある一つのトラップサイトへの 電荷捕獲・放出によるノイズ強度はローレンチアンと呼ばれる 解析式に従うことが、数学的かつ実験的にわかっている⁽⁴⁾。そ こで、各トラップサイトのドレイン電流値変動量Δ*I*_dと捕獲及 び放出の時定数から各トラップサイトのノイズ強度を求め、そ れらを足し合わせることでノイズ強度の総量を算出する。この ためにあらかじめ、絶縁膜中の欠陥位置に応じたΔ*I*_dのルック アップテーブルをデバイスシミュレーションにより取得する。 異なるバイアス条件下でのΔ*I*_dの分布を**図4**に示す。反転



くに従い反転層電荷密度が低下するため、ドレイン端近傍でΔI_dがもっと も大きくなる。線形領域では、チャネル上で反転層電荷密度が一様である ため、ΔI_dはほぼ一定になる。

Results of simulation of drain current variability $\left(\Delta \mathit{I}_{d} \right)$ distribution under bias conditions

般

論

文

層電荷密度が低いチャネル領域上のトラップサイトは、トラッ プ電荷による影響が相対的に大きくなるためΔ*I*_dが大きくな る。飽和領域では、ドレイン端に近づくに従い反転層電荷密 度が低下するため、ドレイン端近傍でΔ*I*_dがもっとも大きくな る。一方、線形領域では、チャネル上で反転層電荷密度が一 様であるため、ほぼ一定のΔ*I*_dとなる。

開発したシミュレータは、これまで述べたように、バイアス条 件やトラップサイトの位置に応じたノイズ強度計算を行うため、 より実デバイスに近い高精度なシミュレーションが可能である。

3 3次元トラップサイト分布解析

プロセス改善によって RTN を低減させるためには、トラッ プサイトの絶縁膜中の分布情報を得ることが非常に重要であ る。そこでトラップサイトの3次元分布解析を行うために、サ イズの異なる2種類のデバイスを用いて評価した。ここでは、 一方をLarge nMOSFET (長さ $L=2 \mu m$,幅 $W=10 \mu m$,厚 さ $T_{ox}=4 nm$)、もう一方をSmall nMOSFET ($L=0.24 \mu m$, $W=0.3 \mu m$, $T_{ox}=4 nm$)と呼ぶ。

シミュレーションによって得られたそれぞれのデバイスの ΔI_d 分布を図**5**に示す。Large nMOSFET では、W方向に対して ΔI_d はほぼ一定である。一方、Small nMOSFET では、ゲート 絶縁膜中のSTI (Shallow Trench Isolation)端において ΔI_d がもっとも大きくなっている。これはSTI端での電界集中に よって高い密度の電流パスが形成され、その電流パス上にト ラップ電荷がある場合に ΔI_d が大きくなるためである。Large



nMOSFETでは、STI端での電流量が全体の電流量に比べ 無視できるほど小さいため、電界集中の効果が小さくなる。

実測とシミュレーションによって得られた,1kHzにおけるノ イズ強度の累積頻度分布を図6に示す。トラップサイト分布 が実空間上(トラップサイト密度*N*t=1×10¹⁷ cm⁻³eV⁻¹)及び エネルギー空間上に一様分布であると仮定してシミュレーショ ンした場合, Large nMOSFETでは平均値とばらつきはとも に実測とほぼ等しい。一方, Small nMOSFETではばらつき の下裾が非常に大きくなってしまう。これは実測に比べノイズ に寄与するトラップサイトの数が非常に少ない試料が多数生じ たためと考えられる。

そこでこれらのサイズ依存性を説明するために,当社は非一様なトラップサイト分布を仮定した。ゲート絶縁膜中のSTI端 (30 nm)の領域は高いトラップサイト密度 (N_t =1×10¹⁸ cm⁻³eV⁻¹) とし,他の部分は一様分布 (N_t =1×10¹⁷ cm⁻³eV⁻¹)を仮定した。非一様分布を仮定した場合,平均値とばらつきはともに両方のサイズのnMOSFETで実測とよく一致した。

実測結果とシミュレーションで得られたノイズパワースペクト ラムを図7に示す。非一様分布を仮定したシミュレーションで は、1 kHzだけではなく広い周波数領域にわたり、実測をよく 再現している。周波数分布はチャネル面に垂直方向のトラッ プサイト分布に対応する。したがってチャネル垂直方向のト



Cumulative frequency distributions of RTN at 1 kHz



ラップサイト分布は、シミュレーションで仮定した一様分布と 予測できる。これらの結果から、実測したデバイスではチャネ ル垂直方向には一様で、STI端には高密度にトラップサイトが 分布していると考えられる。得られたトラップサイトの3次元 分布は、STI端の高いトラップサイト密度を下げること、及び STI端での電界集中を抑制することがノイズ低減のためには 非常に有効であることを示している。

4 あとがき

RTNの低減を含めたデバイス開発の効率化を目的として RTNシミュレータを開発した。この活用例として、トラップサ イトの3次元分布を抽出し、シミュレーションと実測を比較する ことでゲート絶縁膜中のSTI端に高密度なトラップサイトが存 在し、これを抑制することでRTNを低減できることを示した。

今後はトラップサイト分布やノイズ強度について更に詳細な 研究を行い、シミュレータの早期実用化を目指す。この技術 を実用化することで、デバイスを試作することなくノイズの低 減方法を検討できるようになり、開発期間を約20%短縮でき ると見込んでいる。

文 献

 Higashi, Y. et al. "Comprehensive understanding of random telegraph noise with physics based simulation". 2011 symposium on VLSI Technology and Circuits. Kyoto, Japan, 2011-06, IEEE Electron Devices Society et al. 2011, p.200 - 201.

- (2) Matsuzawa, K. et al. "Simulation of noise characteristics caused by discretized traps in MOSFETs". 2003 International Conference on Simulation of Semiconductor Processes and Devices. Cambridge, Massachusetts, USA, 2003-09, IEEE Electron Devices Society. 2003, p.83 - 86.
- (3) Christensson, S. et al. Low frequency noise in MOS transistors-I Theory. Solid-State Electronics. 11, 9, 1968, p.797-812.
- (4) Hung, K. K. et al. Unified model for the flicker noise in metal-oxidesemiconductor field-effect transistors. IEEE Transactions on Electron Devices. 37, 3, 1990, p.654 - 665.



東



悠介 HIGASHI Yusuke

研究開発センター LSI 基盤技術ラボラトリー。 TCADシミュレーションを用いたデバイスの信頼性研究に 従事。

Advanced LSI Technology Lab.

百々 信幸 MOMO Nobuyuki

セミコンダクター&ストレージ社 半導体研究開発センター 新規デバイス技術開発部。アナログデバイスの開発に従事。 Center for Semiconductor Research & Development

大黒 達也 OHGURO Tatsuya

セミコンダクター&ストレージ社 半導体研究開発センター 新規デバイス技術開発部主査。アナログデバイスの開発に 従事。

Center for Semiconductor Research & Development