# 特定箇所2次元キャリア分布計測技術と 故障解析への応用

Site-Specific 2D Carrier Profiling Technology and Application to Failure Analysis

張	利	小池 三夫	原 啓良
ZHANG Li		KOIKE Mitsuo	HARA Keiryo

近年、LSIの微細化に伴ってプロセス制御の困難さが増し、デバイス性能を左右するキャリア濃度分布をナノスケールで2次 元的に計測する技術への要求が高まっている。

東芝は、これまで高分解能(1 nmレベル)の走査型広がり抵抗顕微鏡(SSRM)技術を開発してきたが、今回、極微細の特 定箇所を解析可能な評価手法を実現し、実回路の故障解析へ応用した。その結果、60 nm未満の極薄不良デバイス内部の キャリア分布の直接観察に成功し、プロセスに起因する不良モードを突き止め、不良発生のメカニズムを解明した。更に、不純 物ドーピング条件を最適化することで歩留まりを向上させた。

高分解能で極微細の特定箇所を解析可能なSSRM技術は、"見る"ことだけにとどまらず、故障解析や信頼性向上、更には 不良発生のメカニズムの解明まで可能で、先端LSIデバイスの開発を加速することが期待される。

With the increasing difficulty of process control accompanying the miniaturization of large-scale integrations (LSIs), demand has been growing in recent years for a measuring technology with nanoscale resolution for two-dimensional (2D) carrier profiling, which is related to the performance of scaled silicon devices.

Toshiba has been developing a scanning spreading resistance microscopy (SSRM) technology for 2D carrier profiling with a wide dynamic range of carrier concentration and a high spatial resolution of about 1 nm. We have now developed a site-specific SSRM technology and applied it to the failure analysis of real static random access memory (SRAM) devices. As a result, we have succeeded in directly observing carrier concentration in an ultra-thin device of less than 60 nm in thickness and clarifying a failure mode caused by the manufacturing process as well as its mechanism. We have also achieved significant improvements in the yield rate by optimizing the process parameters such as the impurity doping conditions.

This high-spatial-resolution and site-specific SSRM technology is expected to accelerate the development of advanced LSI devices through the application of failure analysis, improvement of reliability, and clarification of failure mechanisms.

#### 1 まえがき

LSIデバイス高性能化のためのデバイスの微細化とともに、 コスト低減のためのウェーハサイズの大型化も進んできてい る。現在,直径300 mmの大面積ウェーハ上に45 nm以下の 微細なデバイスを量産化するプロセスが要求されているが,プ ロセスの制御は難しさを増し,歩留まりの確保が重要な課題 となっている。そのため、高精度、高分解能、高次元、及び 微細な特定箇所の分析技術への要求が高まりつつある。

ナノスケールの微細なデバイスの特性では,通常の物理分析 ではわからない電気特性の計測や評価が特に難しく,更に,特 定箇所での評価が重要性を増している。製品開発現場では, 微細なデバイスにおけるドーピング不純物(拡散層キャリア) の観察や評価が重要な課題であったが,これまで実回路にお いてそれらを行うことは困難であった。この状況を打破するた め,特定箇所における拡散層の故障解析技術の開発や製品 開発への応用が要求されている。

不純物濃度の2次元プロファイリングでは,高い空間分解 能,広いダイナミックレンジ,及び特定箇所の分析が要求され ており,その代表的な計測技術として走査型広がり抵抗顕微 鏡 (SSRM)技術が注目されている。

東芝はこれまで、デバイス内部における拡散層キャリアの濃 度分布の2次元計測技術としてSSRMの高分解能化に取り組 んでおり、世界最高レベルの空間分解能1nmレベルを実現し ている<sup>(1)-(5)</sup>。今回、当社は、60nm未満の極薄デバイスにおけ る特定箇所の試料作製に成功し、極微細デバイスの故障解析 技術を開発した<sup>(6), (7)</sup>。

ここでは, SSRMを実回路の故障解析へ応用した技術の概 要と, 極薄デバイスにおけるpn接合の観察や, 不良モードメカ ニズムの解明, 歩留まりの改善について述べる。

#### 2 特定箇所SSRM技術の概要

SSRMによる拡散層測定の概念を図1に示す。SSRMは, 導電型原子間力顕微鏡 (C-AFM) の一種であり, デバイスの 断面に導電性プローブを当てて内部抵抗を精査する手法で, 電荷キャリアの分布を短時間で2次元的に解析できる。

微細デバイスの特定箇所を計測するためには,高精度で断





面を切り出す試料作製技術が必須となる。従来,SSRM用断 面試料の作製には機械研磨法が一般に用いられており,その 試料形状(模式図)は図2(a)に示すようなものであった。研磨 による断面の位置決めは難しく,厚さが100 nm以下のデバイ スの断面試料を作製するのは困難であった。当社は,特定箇 所の試料を作製するため,収束イオンビーム(FIB)によるピッ クアップ(PU)法を独自に開発し,実回路における特定箇所の 極薄デバイスの断面試料作製を実現した。FIB-PU法で作製 した断面試料の形状を図2(b)に示す。図に示すように,60 nm 未満の極薄試料の作製に成功し,実デバイスの故障解析への 道を開いた<sup>(6),(7)</sup>。

## 実回路における不良ビットのSSRMによる 直接観察<sup>(7)</sup>

### 3.1 極薄の実デバイスにおける pn 接合の観察

SRAM (Static RAM) 回路のpMOS (p型 金属酸化膜半



導体) デバイスでは、図3に示すような、しきい値電圧(V<sub>th</sub>) の上昇と電流の低下を特徴とする、"だらだら不良"と呼ばれ る不良モードが確認されている。不良ビットの pMOSでは、正 常デバイスに対し約0.4 VのV<sub>th</sub>上昇が見られ、これまでも透 過型電子顕微鏡(TEM)や走査型電子顕微鏡(SEM)などで 物理解析が行われてきたが、拡散層のようすがわからないた め、不良モードの理解は進んでいなかった。

SRAM回路のレイアウトの模式図を図4(a)に,SSRM測定 用の負荷 pMOS及びドライブnMOSデバイスの断面を図4(b) に示す。不良の原因を突き止めるためには,pMOSデバイスに おける不良ビットの拡散層を直接観察することが必要であり, そのためには,厚さ60 nm未満の極薄断面試料の作製が必 要になる。更に,図4(b)に示す負荷 pMOSデバイスはドライブ nMOSデバイスとポリシリコンゲートを共有するため,pMOS デバイスと nMOSデバイスのゲート間には pn 接合と呼ばれる 電気的接合が形成されているので,極薄試料における pn 接 合の観察が可能かどうかが不良原因解明のポイントとなる。

図4(a)に示すように、ゲート長60 nmのpMOSとnMOSデバイスから今回開発したFIB-PU法でSSRM測定用の極薄断 面試料を切り出すことに成功し、特定箇所SSRM技術による pMOS不良ビットの拡散層の直接観察を実現した。

図4に示したpMOSとnMOSデバイス断面のSSRM像を 図5(a)に示す。正常ビットにおけるpMOSとnMOSの断面部 分のSSRM像では、pMOSとnMOSのゲート領域はどちらも キャリア濃度が高く、明るいコントラストが得られる。また、 pMOSとnMOSのゲート間にpn接合が形成されているため、 キャリア濃度が低く、空乏化されているようすがわかる。キャ リアの空乏層が、pMOSとnMOSが隣り合う領域に垂直方向 の高抵抗境界線として形成されている。正常ビットの場合、pn 接合の高抵抗境界線はSTI (Shallow Trench Isolation)と呼ばれる絶縁体構造の真上に形成される。図5(a)のXX'断面に



nMOSデバイスと負荷 pMOSデバイスはポリシリコンゲートを共有する。 今回の不良デバイスは負荷 pMOS デバイスである。 Layout and cross-sectional structure of SRAM circuit

pMOS nMOS nMOS pMOS ビア STI ST (a) 正常ビットのSSBM 像 pn接合境界 10 SSRM抵抗(Ω) p n⁺ 2桁の差 10 10<sup>5</sup> 100 50 150 200 250 0 深さ(nm) (b) XX'におけるpMOSとnMOSゲートのSSRM抵抗プロファイル AA : Active Area 図5. 正常ビットにおける SSRM 観察結果 — 60 nm 未満の極薄 SRAM デバイスにおけるpn接合の観察を可能にした。正常ビットにおいては, pMOSとnMOSの中間部分にpn接合が高抵抗領域として観察されて いる Results of SSRM observation of SRAM in case of normal bits

おける抵抗プロファイルを図5(b)に示すが, pn接合の空乏層 領域における抵抗値は他の領域に比べて2桁高いことが明ら かとなった。この結果から, 60 nm未満の極薄試料において もpn接合の観察が可能であることが証明され, 世界初<sup>(注1)</sup>の 結果となった。

#### 3.2 SRAM不良ビットの直接観察とメカニズムの解明

一方,図6(a)に示す不良ビットのSSRM像では,正常ビット に比べて,pMOSとnMOSの間のpn接合領域に異常のあるこ とがわかった。pMOSゲート領域の底まで延びており,また, pMOS拡散層(AAと記載された領域)上の全ての領域で, ゲート底が高抵抗となって,キャリアが空乏化しているようす が見られる(図の点線部)。pMOSゲート領域の底の空乏化は 実効的なドーパント量が少ないことを意味し,本来ドーピングさ れているp型のボロン(B)ドーパントに加えて,隣のnMOSゲー トにドーピングされているn型のリン(P)ドーパントがpMOS ゲートに異常拡散していることが考えられる。SRAM回路に おけるだらだら不良モードのメカニズムを図6(b)に示す。P原 子の拡散によって,pMOSゲートの底に1層のn型化を招いて いる。そのn型導電層がpMOSのVthを高い方向へシフトさ せていることが判明した。

#### 3.3 プロセス制御と歩留まり改善への取組み

ゲート中のPドーパントに異常拡散が観察されたデバイスの STI形状に突起が見られることから,異常拡散はSTI構造に 起因するストレスと相関があると考えられる。pMOSにおける



(注1) 2010年12月時点,当社調べ。

V<sub>th</sub>の上昇を改善するため、異常拡散が観察されたデバイスの Pドーピングのプロセスパラメータ依存性を調べた。Pドーピン グマスクの境界をnMOS側へシフトさせたときの結果を**図7** に示す。具体的には、Pドーピングマスクを3種類(タイプA, B, C)設計し、タイプA, B, Cの順でPドーピングの領域が nMOS側へシフトしている。図7(b)にはタイプA, B, Cそれぞ れのSSRM像を示している。pn接合がPドーピングマスクの 位置に依存しており、マスクの境界がnMOS側へシフトするの に伴って、pn接合がnMOS側へシフトしていることがわかっ た。一方、平たんなSTIのデバイスでは、図7に観察された pn接合位置とドーピングマスクの相関は見られなかったことか ら、Pドーパントの異常拡散はSTIの形状に強く依存すること が明らかになった。STIの平たん度を向上し、拡散マスクの位 置を最適化することで、Pドーパントの異常拡散を抑えること ができ、歩留まりが改善された。



## 4 あとがき

当社は,世界で初めて特定箇所のSSRM評価技術を開発 し,FIB-PU法を用いて60nm未満の極薄試料の作製に成功 した。この技術は,実デバイスの故障解析への適用を開始し ており,CMOS(相補型MOS)デバイスにおける不良ビットの 直接観察,原因の解明,及び歩留まりの向上などに効果を上 げ始めている。

今後は、広範囲な先端デバイスの開発にこの技術を適用 し、ナノスケールでの物理現象を理解することを通して、開発 のスピードアップやコスト削減に貢献していく。

# 文 献

- 国際半導体技術ロードマップ委員会. International Technology Roadmap for Semiconductors (ITRS), 2010 edition. < http://www.itrs.net>, (2011-03-08 参照).
- (2) Zhang, L. et al. High-resolution characterization of ultrashallow junctions by measuring in vacuum with scanning spreading resistance microscopy. Appl. Phys. Lett. 90, 5, 2007, p.192103-1~192103-3.
- (3) Zhang, L. et al. 1-nm-Spatial Resolution in Carrier Profiling of Ultra-Shallow Junctions by Scanning Spreading Resistance Microscopy. IEEE Electron Device Lett. 29, 7, 2008, p.799 - 801.
- (4) 張 利.世界最高の空間分解能1nmを実現する不純物解析技術.東芝レビュー. 63, 2, 2008, p.76-77.
- (5) 張 利.1nm高分解能走査型広がり抵抗顕微鏡 (SSRM) とLSIデバイス 解析への応用.顕微鏡.44,3,2009, p.161-164.
- (6) Zhang, L. et al. Insight into the S/D Engineering by High-resolution Imaging and Precise Probing of 2D-Carrier Profiles with Scanning Spreading Resistance Microscopy. IEDM Tech. Dig. 2009, p.35 - 38.
- (7) Zhang, L. et al. Direct Visualization of Anomalous-Phosphorus Diffusion in Failure-Bit Gates of SRAM-Load pMOSFETs with High-Resolution Scanning Spreading Resistance Microscopy. IEDM Tech. Dig. 2010, p.804 - 807.



張

#### 利 ZHANG Li, Ph.D

研究開発センター LSI 基盤技術 ラボラトリー主任研究員, 工博。走査型プロープ顕微鏡を用いた半導体材料, デバイス のナノスケール計測技術の開発に従事。応用物理学会会員。 Advanced LSI Technology Lab.

小池 三夫 KOIKE Mitsuo



研究開発センター LSI 基盤技術ラボラトリー研究主務。 電子顕微鏡及び収束イオンビーム装置を用いた先端解析技術 の開発に従事。日本顕微鏡学会,米国顕微鏡学会会員。 Advanced LSI Technology Lab.

#### 原 啓良 HARA Keiryo

セミコンダクター社 大分工場 品質保証部グループ長。 半導体製品の故障解析に従事。日本顕微鏡学会会員。 Oita Operations