LSIやメモリの高集積化を目指すナノカーボン配線技術

Nanocarbon Interconnect Technologies for Future LSIs and Memories

酒井 忠司	山崎 雄一	片桐雅之
SAKAI Tadashi	YAMAZAKI Yuichi	KATAGIRI Masavuki

LSIやメモリの高集積化に向け、トランジスタだけでなく配線にも、いっそうの微細化や3次元化への対応が求められている。 一方、現在の金属配線は、細線化に伴い電流密度耐性の低下や表面散乱などによる抵抗の上昇が顕在化しつつある。これらの課 題に対して、カーボンナノチューブ(CNT: Carbon Nanotube)やグラフェンなどのナノカーボン材料の適用が期待されている。 東芝は、NEDO(独立行政法人新エネルギー・産業技術総合開発機構)の「次世代半導体材料・プロセス基盤(MIRAI)プ ロジェクト」を通じてCNTを微細配線へ適用する技術の開発に取り組み、半導体プロセスと整合性のある低温で多層CNTの 高速成長と世界最高^(注1)の高密度成長2×10¹²本/cm²を実現するとともに、縦方向配線の基盤となる微細ビアアレイ(ビア: 多層配線の層間接続配線)へのCNT選択形成プロセスを開発した。

With the higher integration of large-scale integrations (LSIs) and memories in recent years, finer and three-dimensional (3D) interconnects are becoming essential. However, the decrease in current carrying capacity and increase in resistance of existing metal interconnects are serious issues accompanying the thinning of interconnects. As a solution to these issues, so-called nanocarbon materials, such as carbon nanotubes (CNTs) and graphene, are expected to overcome the technical limitations of conventional interconnects.

Through a project of the New Energy and Industrial Technology Development Organization (NEDO), Toshiba has developed nanocarbon interconnect technologies for future LSIs and memories that provide the following results: (1) low-temperature growth of CNTs as well as (2) high-density growth compatible with semiconductor processes, and (3) selective growth into fine via-hole arrays. These results are applicable to the realization of a high-aspect-ratio vertical contact plug, which is required for future 3D memory interconnects.

1 まえがき

半導体デバイスには、論理回路やメモリセルを構成する CMOS (相補型金属酸化膜半導体)トランジスタどうしを接続 するために銅 (Cu)などの多層金属配線が用いられている。 半導体の高集積化には、トランジスタだけでなくこれら配線 の微細化や3次元化が求められている。一方,配線の微細化 や薄膜化は配線抵抗の顕著な増大をもたらすことが懸念され ている。図1に示すように⁽¹⁾,配線幅が100 nmを下回ると、結 晶粒界や界面での電子の非弾性散乱が顕著となり、抵抗率は 急激に増大すると予測されている。また最近では、半導体業 界のロードマップ (ITRS:International Technology Roadmap for Semiconductors)⁽²⁾において、微細化に伴う配線の電 流密度耐性に関する予測が大幅に見直され、電流密度耐性の 増大に対して有効な解を見いだせない状況となっている。

以上のような微細化に伴う配線の課題に対して,量子閉じ込 め効果などにより微細寸法領域で散乱の少ない伝導特性が期 待できる,カーボンナノチューブ(CNT: Carbon Nanotube) やグラフェンなどのナノカーボン材料が新しい配線材料として期



待されている⁽³⁾。ここでは、ナノカーボン材料の配線応用の可能 性と開発課題について概観し、東芝が「次世代半導体材料・ プロセス基盤 (MIRAI) プロジェクト」への参画を通じて開発 した、世界最高クラスの多層CNT高密度成長技術と微細 CNTビア集積プロセス技術について述べる。

2 ナノカーボン材料の配線応用の可能性と課題

グラフェンとはグラファイトを構成する炭素(C)の六員環構

⁽注1) 2010年9月現在,多層CNTの成長密度として,当社調べ。



造から成る単層シートを指し⁽⁴⁾, CNTは**図2**に示すように, グラ フェンがnmオーダの直径で筒状に巻かれた構造をしている⁽⁵⁾。

いずれもC-C間の σ 結合による高い機械的強度を持つととも に、 π 結合に由来する面方向の電子伝導を示す。 π 電子は、金 属では表面散乱が顕著となる極微細領域でも、相対的に散乱 の影響を受けにくい。理論的には、10 nm幅を下回る微細領域 においても抵抗率の顕著な上昇を生じないことが予測されてお り⁽⁶⁾、実験的にも、CNTとグラフェン細線はともにCuに対して桁 違いに高い電流密度耐性、熱伝導率、平均自由行程などを示す ことが報告されている (**表1**)⁽⁷⁾。

以上のような特徴から、ナノカーボン材料は新たな半導体 微細配線材料として研究が活発化しつつあるが、実際の配線

表1. Cuとナノカーボン材料の配線関連の物性比較 Interconnect-related properties of Cu, multiwall CNT, and graphene

項目		多層CNT	グラフェン	Cu
最大電流密度	(A/cm ²)	> 1 × 10 ⁹	$> 1 \times 10^{9}$	$< 1 \times 10^{7}$
熱伝導率	$(W/(cm \cdot K))$	3,000	5,000	385
300 K における平均自由行程 (nm)		> 25,000	1,200	40

へ適用するためには、半導体プロセスと整合した成長技術と して、成長温度の低温化及びCNTの高品質化や高密度化が 必要である。更に、配線集積化技術として、微細ビアホール への成長や低抵抗の電極接合形成が不可欠である。次章で は、これらの課題のうち、当社が取り組んできたCNTの低温 高品質成長技術と高密度化技術、及び最小70 nm径の微細ビ ア集積プロセス技術について述べる。

3 CNTの低温高品質成長技術

CNTの成長には、触媒金属を形成した基板を600℃以上 に加熱し、C源となるガスを導入して触媒上で反応させる化学 気相反応法(CVD: Chemical Vapor Deposition)が用いら れる。CVDによるCNT成長を半導体プロセスに適用するた めには、低誘電率の絶縁膜を含む周囲の材料の耐熱性と整合 する400℃以下への低温化が必要である。当社は、この低温 化にプラズマCVDで取り組むとともに、プラズマCVDの課題 であるCNT結晶品質の向上を図った。

プラズマ発生源を含めたCVD装置の構成と、それにより成長 させたCNTの透過電子顕微鏡(TEM)観察像を図3に示す⁽⁸⁾。



Remote-plasma chemical vapor deposition (CVD) schematics and transmission electron microscope (TEM) images of CNTs obtained by plasma CVD

C源ガスはメタン (CH4) で,これをキャリアガスの水素 (H2) と ともにシャワーノズルから導入し,ノズルと対向電極との間に電 圧を印加することでプラズマを生成した。図3(a)は,生成した プラズマをそのまま基板ステージに導いて反応させた基本構 成で,プラズマなしでは反応しない400 ℃でCNTを得ることが できた。しかし,この構成で成長したCNTは,TEM像に見ら れるように屈曲しており,欠陥の多い構造であった。プラズマ CVD方式は低温化に有利な一方で,プラズマ中のイオン成分, 特にHイオンがC-C結合を損傷する要因になる。

そこで、図3(b)のように、極微小パワーのパルス励起でプラ ズマを生成し、かつ遮蔽電極を用いて、イオンと電子の両成分 をスクリーニングしたうえで基板ステージに導いた。これらの 対策により、基板ステージ面でのイオン電流を3桁低減でき た。この構成で得たCNTの結晶品質は大幅に改善され、成 長速度も98 nm/minと約30倍に増大した。プラズマ生成量 の最適化と基板面への電荷成分の遮蔽が、Cのエッチングを 抑えて高品質化をもたらすとともに、結果として成長の高速化 に寄与したと考えられる。

4 CNTの高密度成長技術

配線用CNTの成長において,低温化に次ぐ重要な課題は CNTの高密度化である。CNTは,同一断面積のCuに比べ, 単体では高い電流密度耐性を示すが,ビア内では複数のCNT の束(バンドル)として用いられるため,バンドル中のCNT密度 が実際の密度耐性を決める。当社は,成長の低温化で培った プラズマCVD技術を基に,多段階のプラズマ処理による世界 最高の高密度成長2×10¹²本/cm²を実現した。

3段階プラズマCVDによる成長プロセスを図4に示す⁽⁹⁾。一 般に、CNTは基板上の触媒微粒子にほぼ等しい直径で成長 する。したがってCNTの高密度成長には、触媒粒子の微細 化と高密度化が第一の鍵となる。しかし、10¹²本/cm²を超え る超高密度を得るには、触媒は10 nmを下回るナノサイズとな り、いったん形成した後も成長時の加熱で容易に凝集し、大 粒化、低密度化するという問題があった。

当社は図4に示すように、プラズマ照射で薄膜から高密度 微粒子を形成する(第1段階)とともに、比較的低い加熱温度 でC源ガスプラズマ処理を行い、微粒子表面にCの核を形成 した(第2段階)。このようにすることで、成長温度までの加 熱時にも触媒微粒子の凝集が防止され、高密度のCNTバン ドルを得ることができた(第3段階)。3段階法で成長した CNTの走査電子顕微鏡(SEM)観察像を図5に示す。CNT の本数密度は1×10¹²本/cm²と見積もられ、直線性の良好な CNTに特有のファンデアワールス力による集束構造が観察さ れる。もっとも集束した部分でも断面積は基底部の50%程 度と大きく、CNTの密度が理論上限近くまで到達しているこ







とが推測される。

plasma CVD

更に、この3段階成長の発展形として、第1段階の次に窒素 (N₂) + アルゴン (Ar) をプラズマ源とした処理を加え、触媒の 微細化と活性度の向上を狙った4段階成長法を開発しており、 CNT 密度を 2×10^{12} 本/cm²まで向上させることに成功した⁶⁰⁰。

5 CNTの微細ビア集積化技術

低温高密度成長CNTの配線集積化に向け、微細ビアへの CNT適用プロセスの開発を行った^{(11), 12}。図6に示すように、 Cu配線上の絶縁層に形成された最小直径70 nmのビアホー ルに、Cu配線の拡散防止と触媒活性の向上を狙った窒化チタ ン(TiN)/窒化タンタル(TaN)の積層膜を形成し、その上に コバルト(Co)の触媒層を形成する。次いで、基板に対して斜 め方向からArイオンを照射する傾斜イオンミリングにより、ビ アホール底以外の触媒を除去する。この後に多段階CVD成 長を行うことで、ビアホール部にだけ選択的にCNTを成長さ せた。CNTを形成した70 nmビアアレイのSEM像を図7に





示す。ビア部にだけCNTが観察され,絶縁層領域には成長 していないことがわかる。最後に上部電極(アルミニウム (Al)/Ti)を形成してビア配線構造を完成させる。この方法 は,成長したCNTにそのまま電極を重ねる簡易的な段階であ るが,実際の多層配線構造に適用するためにはCNTビアの 平たん化加工が必要である。現在,成長後のCNTを塗布型 ガラス (SOG:Spin on Glass)で固め,化学機械平たん化 (CMP:Chemical Mechanical Planarization)の適用プロセ スの開発を進めている。

6 あとがき

微細化や3次元化の進むLSIや半導体メモリへの適用を目 指すナノカーボン配線技術の可能性と課題,及び開発成果に ついて述べた。

ナノカーボン材料の中でも、CNTはそれ自体が持つ高アス ペクト比構造から、微細で深い縦方向配線への適用が期待さ れる。プラズマの超低パワー化や電荷成分低減により、半導 体プロセスに求められる低温で高品質なCNTの成長を可能 にした。また、プラズマ処理の多段階化により、多層CNTと して世界最高の高密度成長2×10¹²本/cm²と微細なビアホー ルへの成長を実現した。今後は、微細低抵抗配線としての機 能実証に向け、CNTと電極との低抵抗接合形成などの開発を 進めていく必要がある。更に、横方向の汎用微細配線への適 用が期待されるグラフェン配線を開発し組み合わせることで、 3次元メモリの高集積化への貢献を目指す。

この研究は、NEDOの「次世代半導体材料・プロセス基盤 (MIRAI)プロジェクト」において実施した。

文 献

- Steinhoegl, W., et al. Comprehensive study of the resistivity of copper wires with lateral dimensions of 100 nm and smaller. J. Appl. Phys. 97, 2, 2005, p.023706-1 - 023706-7.
- (2) International Technology Roadmap for Semiconductors. "ITRS 2009 Edition". ITRS. http://www.itrs.net/Links/2009ITRS/Home2009. htm>, (accessed 2011-01-20).
- (3) 粟野祐二. カーボンナノチューブのLSIデバイスへの応用. 応用物理. 76, 10, 2007, p.1112-1122.
- (4) Geim, A. K.; Novoselov, K. S. The rise of grapheme. Nature Mat. 6, 3, 2007, p.183-191.
- (5) Iijima, S. Helical microtubules of graphitic carbon. Nature. 354, 1991, p.56 - 58.
- (6) Naeemi, A.; Meindl, J. D. Conductance Modeling for Graphene Nanoribbon (GNR) Interconnects. IEEE EDL. 28, 2007, p.428 - 431.
- (7) Banerjee, K., et al. "Current Status and Future Perspectives of Carbon Nanotube Interconnects". 8th IEEE Conference on Nanotechnology. Arlington, Texas USA, 2008-08, IEEE, 2008, p.432 - 436.
- (8) Yamazaki, Y., et al. High Quality Carbon Nanotube Growth at Low Temperature by Pulse-Excited Remote Plasma Chemical Vapor Desposition. Applied Physics Express. 1, 2008, p.034004-1 - 034004-3.
- (9) Yamazaki, Y., et al. Synthesis of a closely packed carbon nanotube forest by a multi-step growth method using plasma-based chemical vapor deposition. Applied Physics Express. 3, 2010, p.055002-1 - 055002-3.
- (10) Yamazaki, Y., et al. "Extremely high-density carbon nanotube growth for interconnect application". Abstract DIAMOND 2010. Budapest, Hungary, 2009-09, Elsevier, 2010, p.O20.
- (11) Katagiri, M., et al. "Fabrication of 70-nm-diameter Carbon Nanotube Via Interconnects by Remote Plasma-Enhanced Chemical Vapor Deposition and Their Electrical Properties". Proc. IITC 2009. Sapporo, Japan, 2009-06, IEEE, 2009, p.44 - 46.
- (12) Katagiri, M., et al. "Improvement in Electrical Properties of Carbon Nanotube Via Interconnects". Proc. ADMETA 2010. Tokyo, Japan, 2010-10, Japan Society of Applied Physics, 2010, p.10 - 11.



酒井 忠司 SAKAI Tadashi

研究開発センター 電子デバイスラボラトリー研究主幹。 カーボン系材料の電子デバイス応用に関する研究・開発に従事。 応用物理学会会員。 Electron Devices Lab.

山崎 雄一 YAMAZAKI Yuichi, D.Eng.

研究開発センター 電子デバイスラボラトリー研究主務,博士(工学)。 カーボン系材料の電子デバイス応用に関する研究・開発に従事。 応用物理学会会員。 Electron Devices Lab.

片桐 雅之 KATAGIRI Masayuki, D.Ph.

研究開発センター 電子デバイスラボラトリー 研究主務,博士(学術)。 カーボン系材料の電子デバイス応用に関する研究・開発に従事。 応用物理学会会員。 Electron Devices Lab.