# 次々世代トランジスタへの道を開く SrGe<sub>x</sub>界面層 High-k/Ge MISFET

SrGe<sub>x</sub> Interlayer in High-k/Ge MISFET for Future Nanoelectronics

鎌田	善己	手塚	勉
KAMATA Yoshiki		TEZUKA Tsutomu	

これまで、エレクトロニクス技術はシリコン (Si) 基板上に形成するトランジスタを微細化することによって発展してきた。 しかし近年、LSIの高速化や高集積化、環境問題などに伴いLSIの低消費電力化の要求が高まっている。これに応えて、 2016年以降の次々世代トランジスタでは、基板材料をSiよりも電気抵抗の低いゲルマニウム (Ge) に変えて電源電圧を 下げ、消費電力を抑制することが検討されている。

東芝は、ストロンチウム (Sr) とGeの化合物層をGeトランジスタのチャネルと絶縁膜の界面に用いることにより、ゲート 漏れ電流の低減とキャリア移動度向上の両立を実現し、次々世代トランジスタと考えられている高誘電体 (High-k) 絶縁膜を 用いたGe MISFET (金属絶縁膜半導体型電界効果トランジスタ) としての可能性を得た。これからも、次々世代トランジスタ の実現に向けて、新材料と新技術の開発を進める。

Transistors on silicon (Si) substrates have been continuously miniaturized to achieve superior electrical characteristics for large-scale integrations (LSIs). In recent years, however, the increasing energy consumption of LSIs has become the most important technological issue. Germanium (Ge) channel transistors are highly promising for the realization of next-generation nanoscale LSIs from 2016 onward, because the low resistance of the Ge channel makes it possible to further reduce the power supply voltage, leading to lower energy consumption.

Toshiba has demonstrated a new approach in which an equivalent oxide thickness (EOT) scalable gate stack is formed with a strontium germanide (SrGe<sub>x</sub>) interlayer, achieving both low gate leakage current and high carrier mobility.

# 1 まえがき

パソコンや携帯電話の普及などに代表されるように,現在の われわれの生活の質は,電気的なスイッチング素子であるトラ ンジスタやそれらを集積したLSIを中心としたエレクトロニク ス技術の発達によって向上してきた。しかし近年,LSIの高速 化や高集積化,また,二酸化炭素排出量の削減などの要求に 伴い,LSIの低消費電力化の必要性が急速に高まっている。

LSIの消費電力を低減する方法として、トランジスタとして用 いられるMISFET (金属絶縁膜半導体型電界効果トランジス タ)<sup>(注1)</sup>のゲート漏れ電流及びチャネル抵抗を低減することが 検討されている。MISFETは、絶縁膜に接する半導体表面 のチャネル領域の抵抗値を電気的に変えて電流量を制御する スイッチの機能を果たす。これまでMISFETを微細化するこ とで高性能化と高集積化が実現されてきたが、ゲート絶縁膜 も同時に薄膜化されるため、ゲート漏れ電流が著しく増大して しまう。MISFETの低消費電力化を図るために、ゲート漏れ 電流を低減するゲート絶縁膜が検討されている。



また、現在のLSIに一般に用いられているMISFETのチャ ネル材料はSiであるが、近年、Siよりも抵抗値が小さなチャネ ル材料、つまりSiよりも移動度が高いチャネル材料を代わりに 用いることも検討されている<sup>(1)</sup>。半導体業界のロードマップ<sup>(2)</sup> では、2016年以降の次々世代にSiに代わる高移動度チャネル 材料 (Ge, III-V族元素化合物、カーボン系材料など)がLSI に導入されると予想されており、Geはその中でもっとも現実的 な高移動度チャネル材料と考えられている。

今回東芝は,高誘電体 (High-k) 絶縁膜を用いた Ge MISFET (以下, High-k/Ge MISFETと略記)の絶縁膜と半導体の界面

<sup>(</sup>注1) MISFETの絶縁膜として、特に酸化物を用いたものがMOSFET (金属酸化膜半導体型電界効果トランジスタ)であり、MISFETは MOSFETより広い概念である。ここでは酸化物以外の界面層を用 いた場合について紹介しているため、MISFETの呼称を用いる。

にSrとGeの化合物を形成して界面層として用いることで、ゲート漏れ電流の低減と移動度の向上を両立することに成功した。 High-k/Ge MISFETの構造を、図1に示す。

ここでは、Ge MISFET における現状の課題とSrGex 界面 層の必要性について述べるとともに、SrGexの形成方法並び に熱的に安定なアモルファスSrGex 層が絶縁膜とGe 基板の界 面に局在することを示す物理分析結果を示す。更に、SrGex 界面層がGe MISFET及びGe MISキャパシタの電気的特性 に与える影響について述べる。

## 2 Ge MISFETの課題

## 2.1 ゲート絶縁膜の薄膜化

MISFETを微細化するためには、ゲート絶縁膜を薄膜化す る必要があり、Geチャネルが用いられる世代では、酸化シリコ ン(SiO<sub>2</sub>)換算膜厚(EOT)約0.5 nmを実現することが求めら れる。しかし、実際に絶縁膜を薄くすると、量子力学的なトン ネル漏れ電流が発生してしまう。これを抑制するためには、電 気的な膜厚であるEOTを薄くしつつ、実際の膜厚を厚くしな ければならない。このためには、High-k膜をゲート絶縁膜と して使用することが必須となる。

#### 2.2 高移動度の実現

一方, High-k 膜がチャネル領域に近いと移動度が低下して しまう。これを抑制して高移動度を実現するためには, High-k 膜とチャネル領域の間になんらかの界面層が必要となる。

特定の条件の下で二酸化ゲルマニウム (GeO<sub>2</sub>) 膜を形成すれ ば,電気的に良好な界面特性が得られ,高移動度が得られると いう報告もある<sup>(3)</sup>。これは表面近傍のGeが酸化された結果,当 初より深い位置に新たな界面が形成されるためと思われる。

## 2.3 薄膜化と高移動度の両立

GeO<sub>2</sub>の比誘電率は6程度と小さい。このため, High-k/Ge 界面にGeO<sub>2</sub>層が数層形成されるだけで,薄膜化の目標であ るEOT 0.5 nmを超えてしまう。したがって,GeO<sub>2</sub>界面層で は,薄膜化と高移動度の両立は難しいことになる。また,Ge 酸化物の物性を実際に評価してみると,SiO<sub>2</sub>が安定して存在 するSi酸化物と異なり,酸化数の異なる酸化物であるGeO<sub>2</sub>と 一酸化ゲルマニウム (GeO) がともに室温で比較的安定に存在 し,それぞれ異なる物性を示すことが最近わかってきた<sup>(4)</sup>。 GeO<sub>2</sub>は良好な電気的特性を持つ反面,水に可溶性であるた めGe MISFETの製造プロセス上扱いにくい。一方,GeOは 水に不溶性であるが電気的特性及び熱的安定性の劣化につ ながるためHigh-k/Geゲートスタックの界面層としてはやはり用 いることができない。

これらを総合すると、EOTを極薄化し、熱的に安定で、か つ高移動度特性を持つHigh-k/Geゲートスタック構造を実現 するためには、High-k 膜とGeチャネルの間になんらかの界面 層が必要であるものの、その界面層はGe酸化物以外の物質 である必要があると言える。

## 3 SrGe<sub>x</sub>界面層

これまで述べたように, High-k/Geの界面層としては, EOT 及び熱的安定性の観点からは酸素を含まず, 高移動度実現の 観点からはGeとの反応によって形成された界面層が良いと考 えられる。酸化物以外の絶縁性Ge化合物を調査したところ, SrとGeの化合物であるSrGe<sub>2</sub>が非金属であるという理論計算 の報告例があった<sup>(5)</sup>。そこで当社は, SrGex<sup>(注2)</sup>層をHigh-k/Ge の界面層として検討した。

## 3.1 SrGe<sub>x</sub>界面層の形成

まず、SrとGeを反応させてSrGex界面層を形成することを 検討した<sup>(6)</sup>。ここでは、High-k/Ge MISFET 試料の作製プロ セスにおいてSrGex界面層を形成する方法について述べる。 MBE (分子線エピタキシ)装置内の超高真空チャンバ内で Ge基板を400 ℃で熱処理しGe (100) - 2×1清浄表面を出 す<sup>(注3)</sup>。続いて基板温度を変えてSrをたい積し、同チャンバ 内でHigh-k膜としてランタンアルミネート (LaAlO<sub>3</sub>) 膜をたい 積する。そしていったん大気中に開放し、別の熱処理装置で 400 ℃で熱処理を行い、LaAlO<sub>3</sub>とGe間のSrをGe基板と反 応させてSrGex界面層を形成する。なお今回は、界面準位密 度 (D<sub>it</sub>)を低減するための、電極形成後のフォーミングガスな どの後処理は行っていない。

次に、SrGex層が実際に形成されてHigh-k/Ge界面に局在 しているか否かを調べた。透過型電子顕微鏡 (TEM) 観察及 び高分解能ラザフォード後方散乱分析 (HRBS) を用いた物 理分析の結果から、熱的に安定なアモルファスSrGex層が High-k/Ge界面に局在していることがわかった (図2)。

#### 3.2 物理的特性

こうしてアモルファス SrGex 層を形成した High-k/Geの界面 には、異常な反応による荒れなどは見られず、SrGex 界面層の 形成処理を行う前と同様に平たんであった。High-k/Ge MISFET では、High-k 膜中へGeが拡散すると移動度が低下 することが報告されているが<sup>(7)</sup>、今回のLaAlO<sub>3</sub>/SrGex/Ge系 ではLaAlO<sub>3</sub>膜中へGeは拡散していなかった。更に、Srも LaAlO<sub>3</sub>膜中へ拡散しておらず、界面に局在していることがわ かった。Srの結合状態を調べた結果、Srは酸素ではなくGe と結合していることがわかった。また、ゲート漏れ電流を1け た以上増大させる要因である還元性ガスGeO(g)の発生も、 LaAlO<sub>3</sub>/SrGex/Ge系では観測されなかった。

 <sup>(</sup>注2) SrとGeの化合物には、SrGe<sub>2</sub>以外の組成比のものも存在する。ここではSrとGeの化合物を総称してSrGe<sub>x</sub>と記述する。

<sup>(</sup>注3) 反射高速電子線回析 (RHEED) 観察から, 2×1周期構造に起因した回析像が得られる。これはGe (100) 表面上にGe酸化物などのほかの元素がない清浄表面であることを示す。



図2. LAAIO<sub>3</sub>/Ge 齐国の町面構造及び展序方向元素プロファイル — 齐面 層はHigh-k/Ge 界面に局在し、Ge 及び Sr は High-k 膜中に拡散していない。 Cross-sectional photographs and depth profiles of lanthanum aluminate (LaAIO<sub>3</sub>)/Ge interface

# これらの物理分析結果から,良好な電気的特性が期待された。 3.3 電気的特性

LaAlO<sub>3</sub>/SrGe<sub>x</sub>/Ge<sub>p</sub>-MISFETの電気的特性を評価したと ころ, MISFETの駆動電流は, SrGe<sub>x</sub>界面層を介在させるこ とで約4倍に向上することがわかった(図**3**)。







次に移動度を評価したところ, High-k/Ge p-MISFETとしては世界最高<sup>(住4)</sup>の実効正孔移動度 ( $\mu_{eff}$ ) 481 cm<sup>2</sup>/ (V·s) (ピーク値) が得られた (**図4**)。この値は, SrGex層がない場合の4倍以上, Siで実現可能な移動度の約2倍 (同一ゲート電界条件) に相当する。高い $\mu_{eff}$ が得られたのは, SrGex界面層を介在させることでHigh-k膜をチャネルから離したためと考えられる。

Sファクタ<sup>(注5)</sup>から算出される $D_{it}$ はSrGex界面層を介在させることで約1/2にまで減少したが、まだ5×10<sup>12</sup> cm<sup>-2</sup>・eV<sup>-1</sup>と多い。今後、後処理などのプロセスを最適化することによって $D_{it}$ を低減し、 $\mu_{eff}$ を更に向上できると思われる。

## 3.4 Srの反応量

良好なSrGex界面層を得るためにはSrをすべてGeと反応 させることが重要である。Srは金属であるから、そのままで は界面層としては機能しない。更に、Sr酸化物が界面に存在 する場合も移動度が劣化することが今回の検討でわかってき た。今回の試作条件では、Srたい積量が多い場合(約10原 子層)にµeffが劣化したが、Srの結合状態をX線光電子分光 法(XPS)で調べてみると、Srたい積量が多くµeffが低い試 料においてだけ、Sr酸化物由来のスペクトルが検出された。 界面にSr酸化物が形成されることはHRBS結果や断面TEM 観察像からも示唆され、TEM像では界面の荒れも観察され た。不良の試料を解析したこれらの結果から、Geと反応しき れなかった余剰のSrが酸化されることによって界面層が厚く なり、また界面が荒れてトランジスタ特性が劣化することがわ かった。

(注5) Sub-threshould slopeとも呼ばれ、トランジスタのオン/オフの急しゅん性を表す量。ゲート電圧の変化に対するソース電流の変化率で定義される。Dttと関係があり、SファクタからDttを算出できる。

<sup>(</sup>注4) 2009年6月現在, High-k/Ge p-MISFETとして, 当社調べ。



# 3.5 ゲート漏れ電流への影響

次に、薄膜EOT領域(EOT約1nm)でLaAlO<sub>3</sub>/Ge MIS キャパシタにおいて、SrGex界面層がゲート漏れ電流特性へ及 ぼす影響を調べた(図5)。今回は、良好な界面特性を得る ために界面層を意図的に介在させており、EOTは増加せざる をえないが、SrGex界面層を介在させることで増加分は 0.2 nm程度となっている。これに対して、ゲート漏れ電流は3け た以上低減している。このことから、SrGex層をHigh-k/Ge界 面に介在させることによって、ゲート漏れ電流を低減できるメ リットが大きいことが明らかとなった。

# 4 あとがき

次々世代以降もLSIの高速化,低消費電力化を維持し続け ていくための,High-k/Ge MISFETにおけるSrGex界面層技 術について述べた。SrGex界面層は高移動度とEOT薄膜化 の両立を可能とする新しい界面層として期待される。

今回, EOT約1 nmでの結果を報告したが, 求められる EOT約0.5 nmを実証することが今後の課題である。SrGex 界面層の形成は, 原理的にはHigh-k膜の種類に依存しない ため, High-k膜の薄膜化又は高誘電率化によりEOT 0.5 nm を達成可能と考えている。

この研究は、独立行政法人 新エネルギー・産業技術総合 開発機構 (NEDO) の"次世代半導体材料・プロセス基盤 (MIRAI) プロジェクト"で実施したものである。

# 文 献

- Kamata, Y. High-k/Ge MOSFETs for future nanoelectronics. Materials Today. 11, 1-2, 2009, p.30 - 38.
- (2) ITRS. ITRS 2007 Edition. <a href="http://www.itrs.net/Links/2007ITRS/Home2007.htm">http://www.itrs.net/Links/2007ITRS/Home2007.htm</a>, (accessed 2009-06-15).
- (3) Nakakita, Y., et al. Interface-controlled Self-Align Source/Drain Ge pMOSFETs Using Thermally-Oxidized GeO<sub>2</sub> Interfacial Layers. 2008 Tech. Dig. IEDM, p.877 - 881.
- (4) Kamata, Y., et al. "Material Properties, Thermal Stabilities and Electrical Characteristics of Ge MOS Devices, Depending on Oxidation States of Ge Oxide: Monoxide [GeO(II)] and Dioxide [GeO<sub>2</sub>(IV)]". MRS Spring Meeting 2009. MRS. San Francisco, 2009-4, MRS. USA, MRS, 2009, C02 - 04.
- (5) Evers, J., et al. Electrical properties of alkaline earth disilicides and digermanides. Mater. Res. Bull. 9, 1974, p.549-553.
- (6) Kamata, Y., et al. "New Approach to Form EOT-Scalable Gate Stack with Strontium Germanide Interlayer for High-k/Ge MISFETs". Symp. VLSI Tech., Kyoto, Japan, 2009-06, IEEE and JSAP. 2009, p.78-79.
- (7) Kamata, Y., et al. Dramatic improvement of Ge p-MOSFET characteristics realized by amorphous Zr-silicate/Ge gate stack with excellent structural stability through process temperatures. 2005 Tech. Dig. IEDM, p.429-433.



## 鎌田 善己 KAMATA Yoshiki

研究開発センター LSI 基盤技術ラボラトリー研究主務。 High-k/Ge MISFET に関する研究・開発に従事。MRS, 応用物理学会会員。 Advanced LSI Technology Lab

## Advanced LSI Technology Lab.

## 手塚 勉 TEZUKA Tsutomu, D.Eng.

研究開発センター LSI 基盤技術ラボラトリー主任研究員, 工博。ひずみ Si/SiGeトランジスタの研究・開発に従事。 応用物理学会,日本物理学会会員。 Advanced LSI Technology Lab.