

近年、急速に進むデジタルコンバージェンス^(注1)を支える技術として、半導体は様々な分野でいっそう重要な役割を果たしています。セミコンダクター社は、最先端プロセス技術、設計技術力、及び応用技術力を核に、メモリとディスプレイ、システムLSIを三つの柱とするIDM（垂直統合型半導体メーカー）として、時代の最先端を行く商品群を提供し続けています。

2008年は、ハイライトで紹介した大容量多値NAND型フラッシュメモリ^(注2)をはじめ、携帯向けマルチコアメディアプロセッサVeneziaEX、多値NANDを搭載したSSD(Solid State Drive)、機器の高密度化を支えるディスプレイ素子、パワー素子、及び光素子などを開発し、製品化しました。

今後のブロードバンド時代に向けては、三つの柱の連携を深め、総合力を生かした商品企画を推進し、魅力的な当社ならではのシステムソリューションを提案していきます。

(注1) デジタル技術により、異分野のメディア、応用技術、機器などが融合していくこと。

(注2) ハイライト編のp.14に関連記事掲載。

統括技師長 藤田 康彦

● 携帯機器向けマルチコアメディアプロセッサ VeneziaEX


携帯機器でHD(High Definition)映像を扱うことが可能なメディアプロセッサ VeneziaEXを開発した。

当社のオリジナルプロセッサMeP(Media Embedded Processor)に並列演算用コプロセッサを搭載し、そのMePを8個使用したマルチプロセッサ構成を採り、更に、レベル2キャッシュ(高速小容量メモリ)を採用して、ソフトウェアベースでAVコーデック処理^(注)を実行する。ソフトウェア処理のため、ソフトウェア資産の再利用や異なる符号化方式への対応が比較的容易にできる。

また、高い性能を必要としない場合、個別にプロセッサの電源を遮断したり電源電圧を下げたりする機能により、低消費電力化を実現している。

(注) エンコード(符号化)及びデコード(復合)をすること。

関係論文: 東芝レビュー. 63, 7, 2008, p.12-16.




VeneziaEXチップ写真
Micrograph of VeneziaEX chip

● RF用途向け 静電駆動型可変容量MEMS素子とWLP技術

携帯電話やモバイルパソコンなどのマルチバンド及びマルチシステム対応のため、RF(Radio Frequency)用途の静電駆動型可変容量MEMS(Micro Electro Mechanical Systems)デバイスを開発した。


駆動に最適なドライバICを独自設計し、駆動電圧を低減するとともに、電荷の蓄積を抑制する新規回路IBA(Intelligent Bipolar Actuation)を組み込むことにより、世界最高水準の高周波特性と、既存技術より2倍以上もの長期信頼性向上を達成した。更にパッケージングには、半導体製造工程を用いたインラインWLP(Wafer Level Package)気密封止技術を新規開発し、0.8mm厚の超薄型スタックドMCP(Multi-Chip Package)を実現した。

関係論文: 東芝レビュー. 63, 2, 2008, p.32-36.



静電駆動型可変容量MEMS素子の構成
Variable capacitor using microelectromechanical system (MEMS) and intelligent driver IC in single package

● C添加Si層を埋め込んだ急峻チャネルトランジスタ



C添加Si層を埋め込んだ急峻チャネルトランジスタ


Transistor with carbon-doped Si layers for steep channel profile

トランジスタの微細化が進み、ナノレベルで不純物の分布を制御することが不可欠となっている。トランジスタの高性能・低消費電力化には、急峻(きゅうしゅん)なチャネル分布(チャネル表面が低濃度で、基板奥で急激に高濃度化する分布)の形成が有効となる。これまで、拡散しやすいボロンでチャネル領域を形成するn型トランジスタでは、その形成が困難とされてきた。

今回、カーボン(C)添加シリコン(Si)層をチャネル領域に埋め込むことで、ボロン拡散を制御した急峻チャネルの形成が可能となり、20%の高性能化としきい値電圧のスクエリングを実現した。

C添加Si層を埋め込んだ急峻チャネル構造は、今後の高性能・低消費電力化の可能性を示す。

● エアギャップ配線技術




多層一括形成型エアギャップ配線プロセス(左)と6層配線を用いた形状評価による多層エアギャップ構造の実現可能性検討(右)

Air-gap interconnect process (left) and air-gap structure using 6-level interconnects (right)

近年、エアギャップ配線の開発が世界的に活発化している。エアギャップ配線とは、配線間絶縁膜を除去し真空ギャップを形成することにより、究極の低誘電率化を実現する技術である。しかし、これまで他社から発表されているエアギャップ技術では、工程数増加や機械強度低下の問題がある。当社は、配線トレンチ領域だけにエアギャップを選択形成し、かつ多層一括して形成する、高機械強度と低コストを両立した“多層一括形成型”エアギャップ配線技術を開発している。

6層配線を用いた形状評価から多層一括でエアギャップを形成できることを確認した。現在、単層モジュールでの電気特性評価を完了し、設計値どおりの容量低減が得られている。次世代ロジックデバイスへの適用を目指し、多層モジュールでの検討を加速する。

● Siホール素子を用いた磁気センサ



磁気センサ TCS10SPU

TCS10SPU magnetic sensor using Si hole device

折り畳み式携帯電話などに代表される携帯機器の開閉検出には、磁気の有無を検知する磁気センサが用いられている。セットの小型化要求に応えるため、小型の磁石にも対応できる、高感度な磁気センサを開発した。


磁気検出部は、Siホール素子を用いて1チップで構成した。Siホール素子の出力電圧は不平衡電圧に対して小さいため、高感度化が困難であったが、今回、この不平衡電圧をキャンセルする回路を開発し、検出磁束密度1.8 mT(標準値)という高い感度を実現した。更に、磁気検出動作を秒間約20回の間欠動作とすることで消費電流を低減した。また、多彩な要求に対応するため、検出する磁極と出力形式別に計9種類をラインアップした。

● 低ノイズCMOSオペアンプ

近年、磁気ディスク装置 (HDD) の高記録密度化に伴い、衝撃センサの信号に使用するオペアンプ (演算増幅器) の低ノイズ化が要求されている。今回、この要求に応えるため低ノイズCMOS (相補型金属酸化膜半導体) オペアンプ TC75S61TUを開発した。

このオペアンプは、入力PMOS (Positive MOS) 差動対サイズ及び動作電流の最適化により、従来品TC75S51FUに対し1/2の入力換算ノイズ $15 \text{ nV} / \sqrt{\text{Hz}}$ (1 kHz) を小型パッケージ (2.0×2.1×0.7 mm) で実現した。この性能は、500 Gバイト/P (プラッタ)^(注) クラスの高記録密度HDDの振動検出システムにも対応できるレベルにある。今後、いっそうの低ノイズ化を狙い開発を進めていく。

(注) HDD内の磁性体を塗布した金属製ディスク。



VDD: 電源電圧 VSS: 負電源 Ta: 周囲温度

低ノイズ オペアンプ TC75S61TUの入力換算ノイズ
Input voltage noise of TC75S61TU low-noise operational amplifier


● 低消費電力化と受信感度向上を実現した業界最小のワンセグ受信用ワンチップLSI

携帯電話などのワンセグ対応携帯機器向けに、当社従来製品に比べ最大で48%の省電力化と、妨害波が強い環境下での受信感度向上を実現する業界最小^(注1)のワンセグ受信用LSIを開発した。

この製品は、地上デジタル放送伝送方式の規格ARIB STD-B31に準拠したワンセグ放送受信用LSIで、当社のRF CMOSプロセスを用いて、RFチューナ部とOFDM^(注2) (Orthogonal Frequency Division Multiplexing) 復調訂正部の二つの回路をワンチップ化した。パッケージは、オンボード実装に有利な標準タイプと小型チューナモジュールに搭載可能な低背タイプの2種類がある。

(注1) 2008年9月1日現在、ワンセグ受信用ワンチップLSIとして、当社調べ。

(注2) 無線などで用いられるデジタル変調方式の一つ。狭い周波数の範囲を効率的に利用した広帯域伝送を実現し、周波数の利用効率を上げることができる。




ワンセグ受信用ワンチップLSI
One-chip LSI of RF tuner with orthogonal frequency division multiplexing (OFDM) demodulation for one-segment broadcasting

● センサ処理向け Mixed-Signalコントローラ TMP89FH00DUG/WBG

携帯機器や家電製品など、センサを搭載する応用機器向けに、ソフトウェアを使ったセンサ素子調整の容易化や、基板の周辺部品削減を目的とした新しいコンセプトのコントローラを開発した。


第一弾のTMP89FH00は、ブリッジ抵抗センサからの微小信号を直接取り込むことができるアナログ回路と、これをソフトウェアで制御する8ビットマイコンアーキテクチャをワンチップ化した製品である。

今後は、多様なセンサ類に対応したアナログ回路のほか、小型化と低消費電力化を推進した製品を順次開発し、サンプルソフトウェアも順次提供していく。



TMP89FH00DUG/WBG システムブロックの構成
Block diagram of TMP89FH00DUG/WBG mixed-signal controller

● 高音質な日本語音声合成方式ミドルウェア ToSpeak™



従来技術との比較

Comparison of sound quality of ToSpeak™ text-to-speech (TTS) system and conventional technology

日本語の音声合成TTS (Text To Speech)ミドルウェア (MW) ToSpeak™を開発した。


一般のコーパスベース方式^(注1)では、音声データベース(DB)が小さいほど、音質面の“できふでの落差(不安定感)”が目立ち、特に組込み機器などの小メモリサイズ的环境下では問題があった。ToSpeak™ (TSP-SYN及びTSP-TTS)は、当社独自の新技术“複数素片選択融合方式^(注2)”により、数Mバイト規模のコンパクトな音声DB使用時でも自然で安定した音質の合成音声を生産する。

日本語ToSpeak™は複数メーカーのカーナビに搭載されており、海外言語版も現在開発中である。

(注1) 大規模な音声DBを統計的な手法で、音声データの組合せや処理の手順、方法を決定する方式。

(注2) 入力テキストに対して最適な音の素片を、音声DBから複数個選び、それらを音声の周期波形単位で融合する方式。

● 車載向け高性能Bluetooth™チップセット



ベースバンドLSI (左)とRF IC (右)

Bluetooth™ baseband LSI (left) and RF IC (right)

カーオーディオやカーナビなどの車載向けとして、高速化を実現するEDR (Enhanced Data Rate) 規格に準拠し、Bluetooth™通信と、音声合成や音声認識などの高度な音声処理を同時に行うことができる高性能Bluetooth™チップセットを製品化した。


このセットは、音声処理用に最高動作周波数208 MHzのARM9™ CPUコアを2個搭載したBluetooth™ベースバンドLSI (TC35658IXBG) と、RF CMOS 製品では国内初^(注)のEDR規格準拠となるBluetooth™ RF IC (TC31299IXBG) の二つのチップで構成され、当社従来製品に比べ約2倍の音声処理能力と、RF CMOSでは世界トップレベルの受信感度を実現した。

(注) 2008年3月時点、当社調べ。

● 32 Gバイト組込み式NAND型フラッシュメモリ



(a) 32 Gバイト製品



(b) 32 GビットNANDチップ8枚積層

業界最大容量の組込み式NAND型フラッシュメモリ
32 Gbyte embedded NAND flash memory device

携帯電話やビデオカメラなどの携帯機器向けに、業界最大^(注1)となる大容量32 Gバイトの組込み式NAND型フラッシュメモリを開発した。

先端技術43 nmプロセスによる32 GビットNANDチップ8枚とコントローラチップを小型パッケージに収めた制御機能付きメモリで、同種の製品で業界最大容量を実現した。

高速メモ리카ード規格のJEDEC/MMCA Ver. 4.3^(注2)やSDA Ver. 2.0^(注3)などに準拠したコントローラを内蔵することで、NAND型フラッシュメモリの制御機能(書込みブロック管理、エラー訂正など)をユーザーが開発することなく機器へ容易に組み込めるようにした。

(注1) 2008年8月時点、当社調べ。


(注2) JEDEC/MMCA (Joint Electron Device Engineering Council/Multimedia Card Association)が規定するメモ리카ード標準規格の一つ。

(注3) SDA(SDアソシエーション)が規定するメモ리카ード標準規格の一つ。

● ホームネットワーク用無線LANベースバンドLSI

無線LAN標準規格であるIEEE 802.11b/g (電気電子技術者協会規格802.11b/g)に準拠し、TCP/IP (Transmission Control Protocol/Internet Protocol)などの通信ミドルウェアから電子メールなどのアプリケーションまでをチップ上で動作できる無線LANベースバンドLSIを開発した。

無線LANのMAC (Media Access Control) 層及び物理層の機能とセキュリティ機能をハードウェアモジュール化し、最大160 MHz動作が可能な32ビットRISC (縮小命令セットコンピュータ) プロセッサ (MeP: Media Embedded Processor) と2 MビットのSRAM (Static RAM) を内蔵することで、ホスト機器へ負担を掛けずにホームネットワークに必要な無線通信機能と性能を効率よく実現した。これにより、家電製品へのインターネットを介したリモートアクセス (制御や監視) が容易に実現できる。



ホームネットワーク用無線LANベースバンドLSI
Wireless LAN baseband LSI for home network


● 世界最高速の混載DRAM技術

LSIの混載DRAMの新技术として、32 Mビットの実用的容量で世界最高速^(注1) 833 MHzを実現する回路を開発した。

混載DRAMは、外付けメモリに比べより高速に参照できるため、次世代の高性能デジタル家電やゲーム、携帯電話、プロジェクトなど、大容量データを高速で処理するアプリケーションを中心に採用が検討されており、高精細動画の普及拡大などを背景にいっそうの高速化が求められている。

今回、対象領域をそのつど指定して読み書きする従来方式に替え、メモリ全体を仮想的に2分割し、読み書きを並列処理して高速化する“擬似2ポート”方式を導入した。これに併せてデータ入出力の命令系統を見直すなど回路全般を最適化し、幅広い用途で実用的とされる32 Mビット以上の大容量混載DRAMで世界最高速の動作を実現した。

(注1) 2008年2月にISSCC (国際固体素子回路会議) で発表、当社調べ。



混載DRAMの内部構成
Internal configuration of embedded DRAM

● 業界最大クラスの記憶容量256 GバイトSSD

PC向けに多値技術対応の大容量NAND型フラッシュメモリ (多値NAND) を搭載した業界最大クラスの記憶容量256 GバイトのSSDを製品化した。

この製品は、2.5インチケースタイプ (100×70×9.5 mm) で記憶容量256 Gバイトを実現しただけでなく、独自開発のコントローラにより、多値NANDを高速で並列動作させ、従来製品に比べてデータ転送を高速化させた (読出し最大120 Mバイト/s、書込み最大70 Mバイト/s)。



256 Gバイト SSD
256 Gbyte solid-state drive (SSD)