

制御系ファームウェア試験のための 実機レス シミュレーション技術

Simulation Technology for Virtual Control Firmware Testing

吉田 充伸 近藤 浩一 本橋 聖一

■ YOSHIDA Mitsunobu ■ KONDO Koichi ■ MOTOHASHI Shoichi

メカトロニクス製品に組み込まれる制御系ファームウェア (FW) の開発規模は年々増大し、品質の維持と開発期間の短縮を両立することが課題となっている。東芝グループは製品開発の上流段階で、実機を使用せずに制御系FWの試験を行う“実機レスFW試験”を適用することで、この課題の解決に取り組んでいる。

実機レスFW試験では実機の代わりに機械系シミュレータを利用するが、そのシミュレーションモデルには、実機を正確に模擬できることよりも、記述の簡潔性やモデルの再利用性が求められる。現在東芝は、(株)インターデザインテクノロジーと共同で、シミュレーションモデルを作成するうえで必要な機能を実現したモデル記述言語DCML™を開発し、実機レスFW試験用の仮想メカトロニクスシミュレータ Vmech™への搭載を進めている。

With the scale of firmware in electromechanical products continuing to increase year by year, the shortening of overall development times with quality assurance is one of the highest priorities of firmware development.


Toshiba is promoting “virtual firmware testing” using a mechanical simulator in the upstream development process. The key feature of this mechanical simulator for control firmware is both simplicity and reusability of the simulation model, rather than precision of the simulation model. To meet these requirements, in cooperation with InterDesign Technologies, Inc. we have developed a dynamics simulation modeling language, DCML™ (Dynamics Constraint Modeling Language), and have been applying it to the Vmech™ virtual mechatronics simulator.

1 まえがき

エアコンや洗濯乾燥機などの家庭電化製品や、X線診断システムなどの医療機器に代表されるメカトロニクス機器は、機械装置と電気回路 (以下、HW (ハードウェア) と記す) と、これらを制御するFW (以下、制御系FWと記す) が高度に統合されたメカトロニクスシステムである。近年、マイクロプロセッサの高性能・低価格化の進行で、制御系FWには多くの機能が搭載されており、その品質維持と開発期間短縮の両立が課題となっている。東芝グループは、実機レスFW試験と呼ばれる仮想試験技術を利用することで、この課題の解決に取り組んでいる。

一般に制御系FWは、モータ、センサ、及びメカ (機構) などのHWから情報を得て動作するため、HWとの組合せ試験 (以下、実機FW試験と記す) が重要になる (図1(a))。通常の開発では、HWと制御系FWは並行して開発されるため、実機FW試験は両者の開発終了後に実施されることになり、不具合は開発の下流工程で発見される可能性が高い。

東芝が推進している実機レスFW試験は、設計の上流工程で作成した3次元 (3D) -CADによる形状データや物理法則などの方程式からシミュレータを構築し、制御系FWと接続して試験を行う (図1(b))。これにより、HW完成前に試験を実施できることから、品質確認の前倒しと開発期間の短縮が可能に



なる。

HW開発が制御系FWの開発期間より長くなった場合、HW完成待ちの状態となるが、実機レスFW試験はこの期間を利用して実施できる。また、試験をすべて実機レス化することが困難な場合でも試験の一部を前倒しでき、更に、シミュレータは実機で再現が困難な故障状態などの試験を効率よく実施できることから、試験期間の短縮を図ることができる。

当社は、機構シミュレータとしてVisualMech™、及び高速

版のVmech_{TM}を開発した^{(1),(2)}。また、ダイナミクスシミュレータを簡潔に構築できるモデル記述言語DCML_{TM} (Dynamics Constraint Modeling Language)を開発し、DCML_{TM}コンパイラを次世代Vmech_{TM}へ搭載する計画を進めている⁽³⁾。

ここでは、実機レスFW試験に必要なダイナミクスシミュレータの機能と、DCML_{TM}言語がどのようにその機能を実現しているかについて述べる。

2 実機レスFW試験用シミュレータの機能

実機レスFW試験用のシミュレータは、機構シミュレータとダイナミクスシミュレータで構成される。機構シミュレータは機械の状態を表す変数間の相互関係を計算し、ダイナミクスシミュレータはこれを用いてモータなどで駆動したときの系の応答やセンサ信号を計算する。実機レスFW試験用のシミュレータは、制御系FW試験だけでの使用を対象にしているため、従来の機械系シミュレーションに必要であった実機を正確に模擬する機能は必ずしも重要ではない。

求められる機能は、以下のとおりである。

- (1) 記述の簡潔性 3D-CADや運動方程式などから簡単にモデルを構築できる。
- (2) 再利用性 過去のモデルの流用が容易である。
- (3) シミュレーションの高速性 高速な実行ができ、実施可能な試験件数を増やすことができる。
- (4) 制御系FWとの連携性 制御系FWとシミュレーションモデルとの接続が容易で、かつ、制御系FWの指示に時間的に同期して動作できる。

3 ダイナミクスシミュレータ

3.1 概要

制御系FWは、モータなどアクチュエータに駆動指示のコマンドを送り、必要なHWの状態をセンサからの値として受け取る。制御系FWから見ると、コマンドを送ってからアクチュエータが動作するまでの遅れなどタイミングが特に重要であり、このような時間軸上でのHWの挙動のうち、モータ、センサ、及びメカなどの動的な挙動を模擬するのがダイナミクスシミュレータである。


ダイナミクスシミュレータを実現するために、ハイブリッドモデルと呼ばれる技術を採用した。モータなどの時間軸上での挙動は微分方程式を用いると簡潔に記述できるが、制御系FWからのコマンドでモータの印加電圧を逆転させるようなことが行われるとHWの状態が変わり、それに対応する微分方程式を入れ替える必要がある。ハイブリッドモデルは、このような微分方程式を特定のタイミングで入れ替えることを許す手法であり、微分方程式、それらを切り替えるタイミング、及び条

件についての記述から構成される。DCML_{TM}言語は、このようなハイブリッドモデルを記述しシミュレーションすることができる。

3.2 機能

3.2.1 記述の簡潔性 開発の上流工程では、システムの動的な挙動が運動方程式などの微分方程式で表現され、DCML_{TM}言語によりハイブリッドモデルが記述できる。DCML_{TM}言語で使用する方程式などの変数はシミュレーション時刻に対応して連続的に変化する。このような変数は、C言語など従来型のプログラミング言語では直接扱うことができず、数値計算プログラムに変形する必要がある。DCML_{TM}言語では、微分方程式の変数をcont型と呼ばれる独自の連続変数型として宣言し、変数の微分をダッシュ記号(')で表現することで、微分方程式を直接プログラム文として記述できる。

DCML_{TM}言語を用いて記述した例とシミュレーション結果を図2に示す。連続型の変数の1階微分が時間的に振動するようすを図2(a)に、また、変数の傾きがゼロになるまで連続的に変数が増えるようすを図2(b)に示す。図2(b)のように、when文やdo ~ watching文などの構文を使用してシミュレーションに用いる微分方程式を切り替えることで、ハイブリッドモデルの記述ができる。




3.2.2 シミュレーションモデルの再利用性 従来の実機試験では必要がなかったシミュレーションモデルの作成作業が新たに発生するため、実機レスFW試験の導入負荷となるが、メカトロニクス機器は既存製品を改良する差分開発が多く、シミュレーションモデルも一度作成したモデルを再利用できることが多い。DCML_{TM}言語は、オブジェクト指向プログラミング言語のモジュール化機能を持ち、モデルを容易に再利用できるのでモデル作成のコスト低減が可能である。

DCML_{TM}言語の構文はC++言語と類似しており、クラス宣言文を用いてモデルを作成でき、また、変更頻度が高いパラメータはクラス宣言文とは別に記述できるため、モデルを変更せずに挙動をカスタマイズできる。図2(b)の記述では、class文を用いてモデルの型を定義している。

3.2.3 シミュレーションの高速性 実機レスFW試験では、制御系FWと同期してダイナミクスシミュレーションを実行する。そのため、試験の実行時間を削減するにはシミュレーションを高速に実行する必要がある。DCML_{TM}言語モデルは、制御系FWと同期しながら高速にシミュレーションできるDCML_{TM}ランタイムシステムを利用し実行する。

DCML_{TM}ダイナミクスシミュレーションの実行フローを図3に示す。ダイナミクスモデルはDCML_{TM}言語で記述し、DCML_{TM}コンパイラによって実行コードに変換される。このコードはDCML_{TM}ランタイムシステムに対して、一定のサンプリング時間ごとに、微分方程式の登録と、有効か無効かの切替えを指示する。この有効、無効の指示はDCML_{TM}言語の制御構文として記述するだけでなく、制御系FWからI/O (Input Output) ポートを介して指示することができる。




DCML_{TM}ランタイムシステムは、高速実行するために以下の仮定に基づき処理を簡略化している。まず、制御系FWからの指示は一定のサンプリング間隔ごとに発生し、ほとんどの微分方程式の入替は制御系FWからの指示によって発生すると仮定している。また、制御系FWの指示で微分方程式を入れ替える場合には、切替えの条件が成立するタイミングを正確に計算する処理を省いている。

3.2.4 制御系FWとの連携性 実機レス試験を実施するためには、ダイナミクスシミュレータと制御系FWが連携しながら動作する必要がある。一般的に、機械の挙動を監視するのに必要な周期はミリ秒オーダーであるのに対し、制御系FWのCPU命令はナノ秒~マイクロ秒オーダーで実行される。この周期の差により連携が困難となる場合が多い。

DCML_{TM}言語では、制御系FWの周期はシミュレーション周期に対して十分に小さいと考え、以下のステップで近似できるとする。

- (1) シミュレーション中の任意の時刻で実行を一時停止
- (2) 時間ゼロの間に制御系FWの処理を実行
- (3) シミュレーションを再開

このステップを図4(a)に模式的に表す。DCML_{TM}言語は、このようなステップを独自の構文を用いて簡潔に記述できる。



DCML_{TM}言語は、1回のサンプリング時間だけ有効になるイベント型の変数を宣言することができ、このイベントが時刻を一時停止させるトリガになる。また、イベントを受けて制御系FWの処理を記述できるprocess構文を持つ。図4(b)は、DCML_{TM}言語構文を用いて図4(a)のステップを記述した例である。シミュレーションを一時停止するトリガとしてonイベントを宣言し、onイベントが時刻1で発生すると、このイベントに対応する制御系FWの処理が実行される。DCML_{TM}ランタイムシステムは、この処理中にC言語やC++言語で記述された外部関数を呼ぶことや、シミュレーション実行中の変数を外部に渡すこと、及び外部から受け取った値をシミュレーション中の変数に代入することができる。

4 実機レスシミュレータVmech_{TM}

(株)インターデザインテクノロジーが開発した実機レス試験用の機構シミュレータVmech_{TM}の画面イメージを図5に示す。このシミュレータは3D-CADデータから形状データを読み込むことができる。また、回転軸やスライド軸、カムなどの機構要素もGUI (Graphical User Interface) 操作によって定義し、あらかじめ定義されたモータなどのダイナミクスモデルを回転軸に割り当てることで、簡単に機構シミュレーションモデルを構築することができる。

現在、DCML_{TM}コンパイラを次世代Vmech_{TM}に搭載し、モータなどのダイナミクスモデルを簡単に変更、再利用できる環境を構築している。ダイナミクスモデルの作成はプログラマーが行う必要があるが、一度作成したモデルはGUIを利用して操作できるため、DCML_{TM}言語を意識せずに利用できる。Vmech_{TM}のGUI画面上からDCML_{TM}言語によるモデルの登録、初期パラメータの設定、コンパイル、及びシミュレーション

を行うことができる。シミュレーション結果は、Vmech_{TM}を用いてグラフとして表示できるほか、機構シミュレーションと連動させ回転軸の動作として表示することもできる。

5 あとがき

実機レスFW試験は、制御系FWの品質維持と開発期間短縮を実現するために有効な手段である。ここでは、実機レスFW試験を実現するために必要なダイナミクスシミュレーション技術について、当社が開発した専用のモデル記述言語DCML_{TM}の機能と併せて述べた。

実機レスFW試験を更に効率化するためには、シミュレーション結果の自動評価が必要になる。今後、東芝グループ内への実機レスFW試験の導入を進めるとともに、DCML_{TM}言語の更なる機能強化を図る。

文 献

- (1) 近藤浩一, ほか. シミュレーションによるメカトロニクス機器ファームウェア開発の革新. 東芝レビュー. 60, 1, 2005, p.60-63.
- (2) 本橋聖一, ほか. シミュレーションを活用したメカトロニクス制御ソフトウェアの設計革新. 東芝レビュー. 62, 9, 2007, p.34-37.
- (3) Kondo, K., et al. Use of hybrid models for testing and debugging control software for electromechanical systems. IEEE/ASME. Trans. Mechatronics. 10, 3, 2005, p.275-284.



吉田 充伸 YOSHIDA Mitsunobu

研究開発センター 機械・システムラボラトリー研究主務。
設計支援技術の研究・開発に従事。日本機械学会、情報処理学会会員。
Mechanical System Lab.



近藤 浩一 KONDO Koichi, D. Eng.

研究開発センター システム技術ラボラトリー室長、工博。設計支援技術の研究・開発に従事。精密工学会、ACM会員。
System Engineering Lab.



本橋 聖一 MOTOHASHI Shoichi

(株)インターデザイン・テクノロジー パーチャルメカトロニクス事業部 VMソリューショングループ部長。Vmech Simulatorの開発・販売・ソリューション事業に従事。
InterDesign Technologies, Inc.