Ku帯 50W級 GaN HEMT

Ku-Band 50 W-Class GaN HEMT

高木 一考	松下 景一	小野寺 賢	
TAKAGI Kazutaka	MATSUSHITA Keiichi	ONODERA Ken	

衛星通信基地局などで用いられるマイクロ波固体化増幅器向けの高周波・高出力素子として, Ku帯(12~15 GHz帯)において出力50 W^(注1)を超える, 窒化ガリウム (GaN) HEMT (High Electron Mobility Transistor:高電子移動度トランジスタ)の開発に成功した。

これは, 既開発のX帯 (8~12 GHz帯) 50 W^(注2) 級 GaN HEMT⁽¹⁾を基に, 高周波で良好な特性を引き出すために, 新た に開発した貫通電極 (ビアホール) 形成技術を適用し接地性を改善することで, 14.5 GHzにおいて最高65 Wの出力を達成し たものである。これによって, Ku帯においても増幅器の固体化がいっそう進むと期待できる。

Toshiba has developed a gallium nitride high-electron-mobility transistor (GaN HEMT) with an output power exceeding 50 W for the Ku-band (12-15 GHz) frequency range used in base stations for satellite microwave communications, radar systems, and other applications. We adopted a via-hole technology newly developed for semiconductor dies at Ku-band frequencies, based on the technology developed for X-band (8-12 GHz) GaN HEMTs. The new device achieved a peak output power of 65 W at 14.5 GHz. Solid-state amplifiers incorporating this HEMT are expected to replace electron tubes for Ku-band applications.

1 まえがき

近年, 情報量の増大に伴い, Ku帯を使う衛星通信への期 待が高まっている。その基地局のマイクロ波固体化増幅器な どに用いられる増幅素子は, C帯 (4~8 GHz帯)の増幅素子 に比べて出力が低く, いっそうの高出力化が求められている。 しかし, 空洞共振が生じる周波数をその素子が使用される周 波数帯域よりも高く保つために, 増幅素子のパッケージサイ ズ, 特に幅には上限があり, 内蔵するチップの幅もおのずと制 限される。チップ幅が限られていることに加えて, 放熱性を確 保するために電極間隔にも下限がある。相反する高周波特性と 放熱特性を両立させるため, ガリウムヒ素 (GaAs)では, 素子 出力は30 Wが限界となっている⁽²⁾。

一方,固体化増幅器の内部では増幅素子を並列接続して, 大きな出力を得るが,その電力合成は周波数が高くなるほど 難しい。実用的な合成効率をもって電力合成できる増幅素子 の数も4合成が一般的で,100 Wが固体化増幅器の上限と なっていた。

GaNは、GaAsやシリコン(Si)に比べて、より高い絶縁破 壊電界を持つことから、より高出力な素子が実現できる可能 性のある材料である。既にL帯(1~2GHz帯)では絶縁破壊 電界の高さを生かし、その動作電圧を上げ、200Wを超える 増幅素子が数多く発表されている。GaNはGaAsやSiに比べ て,高い絶縁破壊電界に加え,より大きな電子飽和ドリフト速 度を持つことから,高周波素子に適した材料でもある。このよ うな材料特性を生かすことにより,小さなチップから大きな出 力を引き出すことができ,Ku帯においても,GaNはGaAsを 大きく上回る出力を達成することが期待できる。

ここでは、高周波で高出力の一例として、Ku帯 50W級GaN HEMTの概要、技術課題と解決方法、及び特性例について述べる。

2 Ku帯 50W級 GaN HEMTの概要

Ku帯 50W級 GaN HEMTの外観を図1に示す。21.0× 12.9 mmのパッケージにGaN HEMTチップが二つ実装され



 ⁽注1) Ku帯の中の14 GHz帯(14~14.5 GHz帯)における出力
(注2) X帯の中の9 GHz帯(8.5~9.5 GHz帯)における出力

ている。内部整合回路で二つのチップを電力合成し、入力・ 出力端子を50Ωに整合している。

技術課題と解決方法 3

Ku帯でのチップ開発の技術課題は利得の確保である。 GaN HEMT チップの模式図を図2に示す。図2(b)に示すよう に、GaN HEMTチップにはゲート電極、ソース電極、及びド レイン電極が櫛(くし)状に並んでいる。フィンガーを長くする ほど、一つのチップから出せる出力を大きくできるが、フィン ガーが長くなるにつれて、フィンガー上の位相の違いが無視で きなくなり利得は低下する。

ゲート電極はゲート容量を持ち、ゲート長の増加に伴ってそ の容量が大きくなるほど、利得は低下する。

ソース電極はパッケージの接地面に接続されるが、そのソー ス電極と接地面の間にインダクタンスが生じる。そのインダク タンスが大きくなるほど、利得は低下する。

周波数が高くなるにつれて、位相差、ゲート容量、及び接地 インダクタンスの影響を強く受けるようになり、利得は低くな る。そこで、利得の低下が最小限に抑えられるようフィンガー 長. ゲート長. 及び接地インダクタンスの最小化を検討した。



3.1 位相差の影響

最大利得の周波数及びフィンガー長依存性を図3に示す。 図3(a)の実線は、フィンガー長100 µm、フィンガー4組のテ スト用素子をウェーハ状態で, 高周波プローブを用いて測定 したときの最大利得の周波数依存性である。この測定デー タを元にフィンガー長100 µmの素子モデルを作成し、更に、



MAGは、周波数に対して6dB/オクターブで低下する。フィンガー長を 100 µmよりも長くすると、14.5 GHzにおける利得はMSGからMAGに変わ り、利得の低下が顕著になる。

Finger-length dependence of maximum gain

フィンガー長100 µmの素子モデルをスケーリングして、フィン ガー長が50,150,そして200 µmの素子モデルを作成した。 これらのモデルを用いてシミュレーションした最大利得の周波 数依存性を、図3(a)に併せて示した。

この結果から、低い周波数では、最大利得は最大安定利 得(MSG:Maximum Stable Gain)で表され, MSGは周波 数に対して3dB/オクターブで低下する。MSGは、フィンガー 長の影響をほとんど受けないことがわかる。高い周波数で は、最大利得は最大有能利得 (MAG: Maximum Available Gain) で表され、MAGは周波数に対してほぼ6dB/オクター ブで低下する。MAGはMSGに比べてフィンガー長の影響を 強く受ける。

14.5 GHzにおける最大利得のフィンガー長依存性を図3(b) に示す。フィンガーを100 µmよりも長くすると14.5 GHzにお ける利得はMSGからMAGに変わり、利得の低下が顕著にな ることがわかる。この結果から、今回、チップのフィンガー長 般

論

文

は100µmとした。

3.2 ゲート容量の影響

ゲート容量が小さいほど,最大利得は高くなる。ゲート容量 を小さくするためには,ゲート電極を微細化することが有効で ある。ゲート長が0.4µmと0.3µmのテスト用素子を作製し, その最大利得を測定した(図4)。ゲート長を0.4µmから 0.3µmにしたことで,利得は約1dB上がった。現行のGaN 素子製作プロセスでは,安定に形成できるゲート長の最小値 が0.3µmであることも考慮し,ゲート長は0.3µmとした。

3.3 接地インダクタンスの影響

先に製品化したX帯GaN HEMTでは、金線でソース電極 とパッケージの接地面をつないでいる。金線の長さは200μm にもなるため、この方法では100 pH 程度の接地インダクタンス を生じる。図5は、最大利得の接地インダクタンス依存性をシ ミュレーションした結果である。長さ100μmのフィンガー10 組で構成される評価用素子モデルに対し、その接地との間に インダクタンスを0 pHから100 pHまで加えたときの最大利得 を計算した。この結果から、MSGは接地インダクタンスの影 響を受けないが、MAGは接地インダクタンスが大きいほど低 くなることがわかる。接地インダクタンスが大きいほど低 くなることがわかる。接地インダクタンスを小さくするために、 炭化ケイ素 (SiC) 基板は50μmまで薄くしてチップにビアホー ルを設け、金線の代わりにこのビアホールでソース電極とパッ ケージの接地面をつないだ。GaAsでは、このビアホールによ る接地が一般的に用いられているが、化学的に安定性の高い

SiC基板^(注3)にビアホールを形成するためには, 独自プロセス の開発が必要であった。そこで, RIE (Reactive Ion Etching) 条件を最適化し, 断面がテーパ状のビアホールを形成す ることに成功した。これにより裏面電極が形成しやすくなり, ビアホール内電極の段切れが防止できる。

ビアホールによる接地を示す模式図と, ビアホールの断面 SEM (走査型電子顕微鏡) 写真を図6に示す。

3.4 Ku帯 50W級 GaN HEMT チップの構成

開発したGaN HEMT チップを図7に示す。チップサイズ は3.4×0.6 mmである。これまで検討してきた結果に基づき, フィンガー長100 μmの電極を120 組並べ, 12 個のビアホール を設け、ゲート長は0.3 μm,総ゲート幅は12 mmとした。

⁽注3) GaN HEMTは、サファイア、SiC、及びSiなどといった結晶基 板を下地として、その上にGaN層や窒化アルミニウムガリウム(AlGaN)層などをMOCVD法(Metal-Organic Chemical Vapor Deposition: 有機金属気相成長法)を使って、動作層として 形成する。当社は、SiCを用いている。

4 Ku帯 50W級 GaN HEMTの特性例

3章で述べたGaN HEMT チップ2個を内部整合回路ととも にパッケージに実装した素子の入出力特性を図8に示す。ド レイン電圧30 V,測定周波数14.5 GHzで飽和出力48.15 dB (65 W)を得た。このときの線形利得は8.2 dB,電力付加効率 は19.5 %であった。

5 あとがき

今回,フィンガー長を最適化し,ゲート長を短縮するとともに,新たに開発したビアホール形成技術を適用してチップの 接地性を改善することで,14 GHz帯において目標出力の50 W を超える GaN HEMTの開発に成功した。今後,電力付加効 率の向上を目指して更に改善を続ける。

文 献

- 高木一考, ほか. X帯 50 W 級 GaN 電力 HEMT. 東芝レビュー. 62, 4, 2007, p.42-45.
- (2) 高木一考, ほか. Ku帯 30 W 電力 FET. 東芝レビュー. 60, 11, 2005, p.49-52.
- (3) 松下景一, ほか. C帯 150W級GaN電力HEMT. 東芝レビュー. 60, 12, 2005, p.32-35.
- (4) Matsushita, K., et al. "Ku-band AlGaN/GaN HEMT over 65W". ISCS2007. Kyoto, 2007-10, International Symposium on Compound Semiconductors. 2007, p.159.

高木 一考 TAKAGI Kazutaka 社会システム社 小向工場 マイクロ波技術部参事。 マイクロ波半導体のデバイス設計・開発に従事。 応用物理学会会員。 Komukai Operations

松下 景一 MATSUSHITA Keiichi

社会システム社 小向工場 マイクロ波技術部主務。 マイクロ波半導体及び半導体製造プロセスの設計・開発に 従事。応用物理学会会員。 Komukai Operations

小野寺 賢 ONODERA Ken

Komukai Operations