二重接合を用いた25 nm SONOS型メモリ素子

25 nm SONOS Type Memory Device Using Double Tunnel Junction

大場 竜二

OHBA Ryuji

単電子トンネルを扱う分野で"二重接合"と呼ぶ、ナノメートルスケールの導電性微小粒子を薄いトンネル抵抗で挟んだ構造を SONOS (Silicon Oxide Nitride Oxide Semiconductor)型メモリのトンネル膜に応用することで、ゲート長25 nmの メモリ素子は良好な特性を示す。また、25 nm領域では、二重接合トンネル膜が、高速書込・消去と長時間記憶保持の両立に おいて通常の酸化膜よりも非常に有利である。

A 25 nm gate length bulk-planar silicon oxide nitride oxide semiconductor (SONOS) type memory, which has a Si nanocrystalline layer between double tunnel oxides, shows excellent memory characteristics due to the Coulomb blockade and quantum confinement functions of Si nanocrystals. Toshiba has experimentally shown direct evidence of the great advantage in trade-off between charge retention and write/erase (w/e) speed using this device, suggesting that further device scaling and improvement are possible by Si nanocrystal size scaling. We have been developing the double tunnel junction SONOS type memory as a strong candidate for use in the smaller than 25 nm region.

1 まえがき

フラッシュメモリの大容量化のため、不揮発メモリ素子の微 小化が望まれている。情報電荷をシリコン窒化膜(SiN)に蓄 積する SONOS (Silicon Oxide Nitride Oxide Semiconductor)型メモリ(以下,SiNメモリと呼ぶ)は有力候補の一つで ある。単電子トンネルを扱う分野では、ナノメートルスケールの 導電性微小粒子を薄いトンネル抵抗で挟んだ構造を、"二重接 合"と呼んでいる⁽¹⁾。二重接合SiNメモリは、図1に示すように トンネル絶縁膜部を、通常のシリコン(Si)酸化膜一層の構造 でなく、酸化膜、Siナノ微結晶、及び酸化膜の三層構造で構 成することが特徴である。個々の情報電子は、チャネルとSiN トラップ間を、Siナノ微粒子を挟む薄いトンネル酸化膜で構成



される二重接合を介して出入りすることになり, Siナノ微結晶 中におけるクーロンブロッケイドと量子閉込めにより, 高速書 込・消去を維持しつつ長時間記憶保持が可能になる^{(2), (3)}。

もう一つの特徴として, SiN部に通常の原子比率のSi₃N₄では なく, 非化学量論的なSi₉N₁₀を用いた。これにより, SiN中のSi ダングリングボンドによる電子トラップが増え, 短いゲート長でも 対応可能な電子トラップ密度を確保することができる⁽⁴⁾。このよ うな特徴を持つ二重接合型SiNメモリ素子で, ゲート長35 nm での単体素子動作を検証した結果, 良好な特性を示した⁽⁵⁾。

今回,ゲート長25 nmの二重接合SiNメモリに関して,優れ た単体素子特性について述べる。このメモリは,10 Vを下回 る書込・消去電圧では,4.5 けた以上のON/OFF比を10年間 保持する。また25 nmスケールでは,二重接合トンネル膜は, 高速書込・消去と長時間記憶保持の両立に酸化膜一層のトン ネル膜よりも非常に有利である。このことは更なるSiナノ微結 晶の微小化による,よりいっそうの特性改良や素子微細化が 可能であることを示しており,二重接合SiNメモリは,25 nm 以下の領域での次世代メモリ候補であることを意味する。

2 デバイスの試作

トンネル膜部は、1 nm酸化膜、1.3 nm Siナノ微結晶層、及 び1 nm酸化膜の三層構造で形成した。Siナノ微結晶層での 粒径1.3 nmは、CVD(化学気相成長法)で形成する際のSi 膜厚と、デバイスプロセス中の熱履歴で調整ができる。Siナ ノ微結晶の断面TEM像(透過型電子顕微鏡)を図2に示す。 電荷蓄積部のSiNは、非化学量論的組成を持ったSi₉N₁₀であ



る。トンネル膜構造の実効酸化膜厚は2.4 nmで,チャネルと 制御ゲート間は実効酸化膜厚11 nmである。

ゲート長25 nmの二重接合SiNメモリは、14 nm CMOS(相 補型金属酸化膜半導体)プロセスをベースに作成した⁽⁶⁾。 25 nmのゲート長はレジスト描画パターニングとトリミングによ る細線化で作製した。図3に示すメモリ素子断面TEM像か ら、25 nmのゲート長が確認できる。CMOSプロセスで、短 チャネル効果抑制のためしばしば用いられるオフセットス ペーサは形成していない。



ソース及びドレインとチャネルプロファイルは14 nm CMOS プロセスに基づいており、浅いソース及びドレインは極低加速 インプラと短時間活性化アニールで形成され、短チャネル効果 抑制のため高濃度なチャネル不純物分布を形成している。寄 生抵抗低減のため、ゲート側壁形成後、サリサイド構造を形成 している。

3 メモリ素子特性

3.1 短チャネル効果抑制

ゲート長25 nmでのサブスレッショルド電流電圧 (IV) 特性 を図4に示す。比較のため、14 nm CMOSプロセスによるも の(a)と、35 nm CMOSプロセス^{(5)、(7)}によるもの(b)を示す。 35 nmプロセスによる場合、ゲート長25 nmでは短チャネル効 果抑制は不十分で、顕著なパンチスルーが現れる。一方、 14 nm CMOSプロセスでは、より最適化されたソース及びドレ インとチャネル設計により、25 nmでも短チャネル効果が抑制 できていることがわかる。



3.2 記憶保持

ゲート長25 nmの二重接合SiNメモリの室温での記憶保持 特性を図5に示す。図中に縦線でSファクタ^(注1)を示してあり, これがメモリ幅1けたに相当する。低書込・消去電圧Vw=9V, Ve=-8Vそれぞれに対し3けた以上,Vw=10V,Ve=-9V

⁽注1) 電流変化1けたに対応する電圧変化分で、例えば図5では、しきい 値電圧シフト0.29 Vごとに電流ON/OFF比1けたのメモリ保持と なる。



それぞれに対し4.5けた以上の情報電荷を10年間保持することがわかる。

次に,85℃の高温での記憶保持特性を図6に示す。高温で も顕著な記憶保持の劣化は見られない。25 nmという微細ゲー ト長と,10 V以下の低書込・消去電圧にもかかわらず,優れた 記憶保持が達成できていることがわかる。これは1.3 nm Si微 結晶における,クーロンブロッケイドと量子閉込めによる高いエ ネルギー障壁による。



3.3 サイクル耐性

書込・消去回数に対するサイクル耐性を図7に示す。低書 込・消去電圧Vw=9V, Ve=-8Vは,書込・消去時の典型的 なチャネルと制御ゲート電極との間の電位差,(Vw-Ve-(Si バンドギャップ))/2=7.95Vに相当し,チャネルと制御ゲートと の間の実効酸化膜厚11nmを考慮すると,典型的書込・消去



図7. 書込・消去回数のサイクル耐性 — 低電圧動作が可能なことにより、 フラッシュメモリとして十分な耐性を示す。 W/e cycle endurance



電界は0.7 V/nm=7 MV/cmに相当する。この低書込・消去 電界により,図7に示すような優れた書込・消去回数耐性が可 能になる。図8に示すように10⁵回のサイクル後でも,ほとん ど記憶保持に劣化がないことがわかる。

4 書込・消去特性と記憶保持特性のトレードオフ

3章で、二重接合SiNメモリは25 nmゲート長でも優れたメ モリ特性を示すことを述べた。この特性は、二重接合による 高速書込・消去と長時間記憶保持の両立によるものと考えら れる。25 nm領域での書込・消去特性、記憶保持特性の間の トレードオフについて以下に述べる。

4.1 記憶保持時間の改善

二重接合における記憶保持改善について述べる。Siナノ微結晶の大きさに対する、ゲート長25 nmでの記憶保持特性の変化を図9に示す。Siナノ微結晶の微小化とともに、著しく記憶保持が改善されることがわかる。図10の理論モデル^{(1), (2)}に示すように、Siナノ粒結晶の粒径微小化に対し指数関数的に

集





改善していることと符合する結果である。クーロンブロッケイ ドと量子閉込めによるエネルギー障壁ΔEがSiナノ微結晶が 小さいほど大きくなり,記憶保持はexp(ΔE/T)で変化する ためである。ここで,Tは温度である。25 nm領域での優れ た保持特性は,1.3 nm Siナノ微結晶での高いエネルギー障壁 ΔEによるもので,Siナノ微結晶を更に微小化することで,より いっそうの保持力改善が期待できる。

一方,書込・消去速度は、図10に示すように、記憶保持時間と異なり、Si微結晶の微小化に対し指数関数的依存性がない^{(1), (2)}。これにより、書込・消去特性と記憶保持特性の間でトレードオフ優位性が発生する。

4.2 トレードオフの優位性

二重接合SiNメモリ素子は、25nmスケールで大きなトレー



ドオフ優位性を持つことを述べる。図11は、二重接合SiNメ モリと普通の一層トンネル酸化膜のSiNメモリにおける書込特 性及び消去特性である。すべてのメモリ素子は、チャネルと電 荷蓄積部Si₉N₁₀間のトンネル膜構造を除けば同一である。二 重接合SiNメモリ素子(トンネル膜部の実効酸化膜厚2.4 nm) は、書込・消去速度がトンネル酸化膜厚1.9 nmの一層トンネ ル酸化膜SiNメモリ素子とほぼ同じ速さを持つことがわかる。

図12は、二重接合SiNメモリ素子と一層トンネル酸化膜の SiNメモリ素子との記憶保持を比較したものである。書込・消 去速度1.9 nm相当の二重接合SiNメモリ素子が、記憶保持で はトンネル酸化膜厚3.1 nmの一層トンネル酸化膜SiNメモリ 素子とほぼ同じことに注目すべきである。すなわち、実効酸 化膜厚2.4 nmの二重接合トンネル膜は、1.9 nmの書込・消去 速度を持ち、3.1 nmの記憶保持を持つ。このことは、二重接 合トンネル膜がトレードオフ優位性を示す実験的証拠であり、 Siナノ微結晶の微細化によりいっそうの素子微細化と特性改 良が可能であることを示している。



5 あとがき

二重接合SiNメモリは、ゲート長25nm、書込・消去電圧 10 V以下で優れた不揮発メモリ特性を示すことを実証した。 また、Si微小結晶でのクーロンブロッケイドと量子閉込めによ り、25 nm二重接合SiNメモリ素子は、大きなトレードオフ優 位性を持つことを実証した。これらのことは、Siナノ微結晶の 更なる微小化により、いっそうの素子微小化や特性改善が可 能であり、二重接合SiNメモリは25 nm以下の次世代不揮発 メモリ候補であることを示している。

文 献

- Grabert, H., et al. Single charge tunneling. New York, Plenum, 1992, 313p.
- Ohba, R., et al. "Silicon nitride trap memory with double tunnel junction". Digest of Symposium on VLSI Technology, 2003, p.35 - 37.
- (3) Ohba, R., et al. Nonvolatile Si quantum memory with self-aligned doubly-stacked dots. IEEE Trans. Electron Devices, 49, 8, 2002, p.1392 – 1398.
- (4) Ohba, R., et al. "Impact of Stoichiometry Control in Double Junction Memory on Future Scaling". Technical Digest of International Electron Devices Meeting, 2004, p.897 - 900.
- (5) Ohba, R., et al. "35 nm floating gate planar MOSFET memory using double junction tunneling". Technical Digest of International Electron Devices Meeting, 2005, p.853 - 856.
- (6) Hokazono, A., et al. "14 nm gate length CMOSFETs utilizing low thermal budget process with poly-SiGe and Ni salicide". Technical Digest of International Electron Devices Meeting, 2002, p.639-642.
- (7) Inaba, S., et al. "High performance 35 nm gate length CMOS with NO oxynitride gate dielectric and ni SALICIDE". Technical Digest of International Electron Devices Meeting, 2001, p.641 - 645.



大場 竜二 OHBA Ryuji 研究開発センター LSI 基盤技術研究所。 次世代半導体素子の開発業務に従事。応用物理学会会員。 Advanced LSI Technology Lab. 集