ランタンアルミネート直接接合ゲート絶縁膜

Lanthanum Aluminate Gate Dielectric Technology with Direct Interface

鈴木	正道	山口	豪	小山	正人
SUZUKI Masamichi		YAMAGUCHI Takeshi		KOYAMA	A Masato

将来のSi(シリコン)-LSI高性能化のために, 金属酸化膜半導体 (MOS)トランジスタ用ゲート絶縁膜は1 nm 以下への薄 膜化が必要であるが, 従来の材料である酸化シリコン (SiO₂)は薄膜化でその絶縁性が破綻 (はたん)するため, より誘電率 の高い (以下, High-k と記す) ゲート絶縁膜の導入が必須である。既存のハフニウム (Hf)系 High-k ゲート絶縁膜では, Si 基板との界面に不可避的に低誘電率層が形成され, これが更なる薄膜化を阻害していた。

東芝は, Si 基板と, Hf を含まない新たな High-k ゲート絶縁膜として, ランタンアルミネート(LaAIO₃)の直接接合形成に成功した。この結果, SiO₂換算厚さ 0.31 nm という世界最高水準の薄膜化を達成し, 更に漏れ電流を SiO₂膜に対して 100 万分の 1 にまで抑制することに成功した。

The further miniaturization of silicon large-scale integrated circuits (Si LSIs) has required the replacement of conventional silicon dioxide (SiO₂) gate dielectrics with a material having higher dielectric permittivity (i.e., high k), in order to realize thin gate dielectrics and suppress the gate leakage current.

Toshiba has proposed lanthanum aluminate (LaAlO₃) as a high-k gate material. We have succeeded in directly bonding LaAlO₃ film with Si substrate without any interface layer, thereby achieving an ultrathin equivalent oxide thickness (EOT) of 0.31 nm. Moreover, defects in the LaAlO₃ film were dramatically reduced at the same time, resulting in a remarkably low leakage current as small as one-millionth that of conventional SiO₂ gate dielectrics.

1 まえがき

急速に発展する情報処理技術の進歩に対し,Si(シリコン)-LSI高性能化の寄与は極めて大きい。その高性能化は, LSIの基本構成単位であるMOSトランジスタ(図1)の微細 化によって実現されてきた。

微細化に伴い,図1に示した MOSトランジスタのゲート絶



Schematic view of metal-oxide semiconductor field-effect transistor (MOSFET)

縁膜厚を段階的に薄膜化する必要がある。これにより,単位 面積当たりの電気容量 Cを大きくし,トランジスタの駆動電流 を増加できる。Cは,ゲート絶縁膜の誘電率と膜厚をそれぞ れε,dとして次式のように表される。

従来ゲート絶縁膜として用いられてきた酸化シリコン (SiO₂)膜の場合,膜厚が1nm以下になると,量子力学的ト ンネル効果による漏れ電流が顕在化し,その絶縁性が破綻 する。これにより,LSIの消費電力が許容範囲を大幅に超え てしまう。この問題を解決するのが高誘電率(以下,High-k と記す)ゲート絶縁膜技術である。SiO₂よりも ε が大きい絶 縁膜材料を用いれば, dを薄くしないでCを大きくさせるこ とができ,漏れ電流を低減させながら駆動電流を増加で きる。

半導体製品技術の世代ごとの進歩を予測する半導体国際 技術ロードマップ (ITRS: International Technology Roadmap for Semiconductors)⁽¹⁾によれば, High-kゲート絶 縁膜が初めて搭載される2008年ごろの製品では, ハフニウ ムシリケート(HfSiO), 窒化ハフニウムシリケート(HfSiON) などのHf系酸化物の適用が有力である。Hf系酸化物は耐 熱性が高く、従来LSIプロセスとの整合性が良い。また、こ の世代で要求されるSiO₂換算膜厚(EOT: Equivalent Oxide Thickness)は1nm弱で、Hf系酸化物で達成できる。

一方,今から10年後,2016年ごろ量産予定製品のゲート 絶縁膜は,EOT 0.5 nm以下の薄膜化が必須と予測されてい る。Hf系酸化物には,Si基板との界面にSi酸化物から成る 遷移層が不可避的に生じるという難点があり,この界面遷移 層がEOT 0.5 nm以下の実現を強く阻害する。EOT 0.5 nm 以下の性能を達成するには,界面遷移層の形成を排した High-kとSi基板の直接接合構造の実現が不可欠である(図2)。



東芝は、High-k材料としてSiと反応を起こしにくいランタ ンアルミネート(LaAlO₃)に注目した。そして、その製造方法 を工夫することで、Si基板と直接接合したHigh-kゲート絶縁 膜を開発し、世界最高水準の性能を示すことに成功した。こ こでは、この直接接合LaAlO₃ゲート絶縁膜の性能を示すと ともに、その実現の鍵となった製造プロセスについて述べる。

直接接合 LaAIO₃ ゲート絶縁膜の実現と電気 特性

ゲート電極にモリブデン(Mo)を用いたLaAlO₃-MIS(金属・絶縁体・半導体)構造の断面透過型電子顕微鏡(TEM) 像を図3に示す。LaAlO₃とSi基板の界面にSi酸化物層が 存在すると白いコントラストの層状構造として観測されるが, 図3ではそれが観測されない。したがって,TEM像からは, LaAlO₃はSi基板と直接接合していると判断される。

TEMによる構造観察だけでは,界面の極薄Si酸化層を見 落とす可能性がある。そこで厳密な確認のため,光電子分 光法(XPS)による界面原子結合状態の評価を行った。

LaAlO₃/Si積層構造試料から検出された,Si原子の結合の情報を示すXPSスペクトルを図4に示す。図4において,





150 eV 近傍に検出される強いピークは, Si どうしが結合して いる場合の信号であり, X 線が Si 基板中で励起した光電子 がLaAlO₃を通過して検知されたものである。このように Si 基板からの信号が十分な強度で検出されていることから, LaAlO₃/Si 基板界面に Si 酸化層が存在すれば, Si 酸化物層 由来のピーク(153 eV 近傍)が十分な強度で観測されるはず である。しかし, 図4にはそのピークを見いだすことはでき ない。これにより LaAlO₃/Si 界面は, 原子数層分の Si 酸化 物層も存在しない直接接合系であることが確認された。

図3のTEM像に示したMo/LaAlO₃/n-Si(n型Si)積層



キャパシタの容量-ゲート電圧(C-V)特性を図5に示す。ゲート正電圧側で容量が大きく、ゲート負電圧側で容量が小さいという、典型的なキャパシタのC-V特性が得られた。

C-V特性において、電圧を負から正に掃引した場合と、そ の逆の掃引を行った場合の曲線はほぼ一致した。絶縁膜中 に電気的に活性な欠陥が含まれれば、この2本のカーブはヒ ステリシスを示すことから、LaAlO₃が極めて良質な膜であ ることがわかる。ゲート正電圧側の容量はLaAlO₃のEOT



電流の関係 — 同じEOT で比較すると、LaAlO₃が漏れ電流を劇的に抑 制できている。

Relation between EOT and leakage current for LaAlO $_{\rm 3}$ compared with that for hafnium (Hf)-based dielectrics and SiO_2

を反映していて,最大で 6μ F/cm²という極めて大きい値を 示した。実験で得られたC-V特性に図中実線で示した理論 カーブをフィッティングした結果,EOT は 0.31 nm, SiO₂では 2原子層程度という,極めて薄い値を実現した⁽²⁾。

LaAlO₃のEOTとゲート電圧1 Vにおける漏れ電流量と の関係を,Hf系酸化物の報告データ⁽³⁾⁻⁽⁷⁾とSiO₂の理論デー タとともに,図6に示す。この図では,横軸,縦軸とも小さい ほど性能が高く,グラフの左下に存在するプロットほど,薄膜 かつ低漏れ電流の高性能ゲート絶縁膜であると言える。

図6に示されるように,当社が開発したLaAlO₃/Si構造は, EOTが極めて小さいばかりでなく,SiO₂に対して100万分の 1,Hf系酸化物に対しても10分の1以下の漏れ電流性能を 示した。この優れた性能の最大の要因は,図3及び図4で明 らかにしたSiO₂界面層の排除であり,直接接合によって高い 性能が示されたと考えられる。

3 高温成膜プロセスの重要性

2章で説明した極めて高い性能を誇るLaAlO₃/Si直接接 合の実現には、LaAlO₃/Siという本来的に優れた材料の選 択に加え、その製造方法の最適化が不可欠であった。その 詳細について以下に述べる。

3.1 高温成膜プロセスの漏れ電流抑制効果

室温及び700 ℃で成膜したLaAlO₃膜の,ゲート電圧 1 Vにおける漏れ電流値の熱処理温度依存性を図7に示す。 熱処理はすべて5分間実施した。

まず, as-depo.(たい積後熱処理なし)どうしを比較すると, 室温成膜 LaAlO₃のほうが漏れ電流が大きい。今回のように 比較的厚いLaAlO₃の漏れ電流は, 膜中の構造欠陥を介して



電子が輸送されるメカニズムで支配されていると考えられる。したがって、LaAlO3を高温で成膜することにより、膜中の欠陥が著しく低減することが示唆される。

一方,図7の漏れ電流値の熱処理依存性から,成膜時の温 度によらず,熱処理温度の増加に伴い漏れ電流は低減した。 たい積後熱処理はたい積時の膜中欠陥の回復のための工程 であり,たい積温度によらずその効果が確認できる。ここで, 熱処理による漏れ電流の改善幅は,高温成膜LaAlO3のほう が大きい。すなわち,高温成膜条件でもたい積時点では LaAlO3中の構造欠陥を完全に取り除くことはできないが, これらの欠陥はたい積後熱処理で容易に回復可能であるこ とがわかった。熱処理後の漏れ電流は,欠陥以外の要因が 支配する機構であることが別途判明しており,熱処理後の高 温成膜LaAlO3膜の欠陥密度は極めて低いといえる。

このように,高温成膜とたい積後熱処理の適切な組合せに

よって、LaAlO₃中の欠陥を低減化することができ、その結果 として極めて低い漏れ電流が実現できたものと考えられる。

3.2 高温成膜プロセスの界面層抑制効果

EOT 0.5 nm 以下の実現のための,Si酸化物界面層の完全 抑制には、LaAlO₃膜中の余剰酸素の管理が鍵となる。

室温で成膜したLaAlO₃膜と700℃で成膜したLaAlO₃膜 それぞれに対して,真空中(5×10⁻⁵Pa)で,400℃~600℃ の温度で5分間の熱処理を施し,その後SiのXPSスペクト ルを測定することで,界面層生成の挙動を調べた。この実験 では外部からの酸素供給は遮断されているため,LaAlO₃内 部の余剰酸素の影響だけを調べることができる。

それぞれ室温及び700℃で成膜したLaAlO3膜のSiのXPS スペクトルの真空中熱処理温度依存性を,400℃の熱処理後 のTEM像とともに,図8に示す。

図8において, as-depo.状態では, Si酸化物層に起因する



XPSピークは両試料ともに観測されない。室温成膜LaAlO₃ 膜では,熱処理によりSi酸化物層起因のピークの成長が確 認された。これに対し高温成膜LaAlO₃膜では,600℃熱処 理においてもSi酸化物層起因のピークは観測されない。 TEM 観察の結果から,室温成膜LaAlO₃膜の真空熱処理後 に観測されたSi酸化物層起因ピークは,LaAlO₃/Si界面層 に起因することが明らかとなった。

この実験では真空中熱処理を実施しているので,室温成 膜試料で観測されたSi酸化物の界面層を構成する酸素は, LaAlO₃内部から供給されている。LaAlO₃中にLaやAlと 強固に結合していない,不完全な結合状態に置かれた酸素 が熱処理により移動できる状態となり,その一部がSi基板ま で拡散し,界面酸化層の形成につながったと推定される。 このような不完全な酸素結合は高温成膜により取り除かれ, 成膜後熱処理を施しても界面Si酸化物層の形成を引き起こ さない,高品質なLaAlO₃を実現できたものと考えられる。

4 あとがき

10年後のLSI製品には,EOT 0.5 nm以下級の極薄ゲート 絶縁膜が不可欠である。当社では,その候補として直接接 合したLaAlO₃/Si積層構造の研究を行い,EOTが0.31 nm でかつ漏れ電流がSiO₂比100万分の1という,極めて高い性 能を得た。本質的な物性に優れたLaAlO₃材料を選択した ことに加え,その製造方法を改善することによってLaAlO₃膜 中の構造欠陥を劇的に低減化したことが大きな鍵となって いる。

当社は、ここで述べた研究成果を基に、製品化に向けた更 なる改良と集積化技術の開発を進めていく。そして、10年後 の超高性能LSI実現に必要な最先端のゲート絶縁膜技術を 提供し、情報化社会の発展に貢献していく。

文 献

- ITRS. ITRS. 2005 Edition.
 http://www.itrs.net/Links/2005ITRS/Home2005.htm (accessed 2006-10-02).
- (2) M. Suzuki, et al. Ultra thin (EOT=3Å) and low leakage dielectrics of La-Aluminate directly on Si substrate fabricated by high temperature deposition. Tech. Dig. IEDM. 2005, p.445 - 448.
- (3) S. D. Gendt, et al. Implementation of high-k gate dielectrics-a status update. Ext.Abstr. IWGI. 2003, p.10 - 14.
- (4) M. Koike, et al. Effect of Hf-N Bond on Properties of Thermally Stable Amorphous HfSiON and Applicability of this Material to Sub 50nm Technology Node LSIs. Tech. Dig. IEDM. 2003, p.107 - 110.
- (5) M. I. Gardner, et al. EOT Scaling and Device Issues for High-k Gate Dielectrics. Ext.Abstr. IWGI. 2003, p.170 - 173.
- (6) S. J. Lee, et al. Characteristics of TaN gate MOSFET with ultrathin hafnium oxide. Tech. Dig. IEDM. 2000, p.39 - 42.
- (7) C. Choi, et al. Fabrication of TaN-gated Ultra-Thin MOSFETs (EOT <1.0nm) with HfO2 using a Novel Oxygen Scavenging Process for Sub 65nm Application. Symp. VLSI tech. 2005, p.226 - 227.



研究開発センター LSI基盤技術ラボラトリー。先端LSIの 材料,プロセス,デバイスの技術開発に従事。応用物理学会 会員。

Advanced LSI Technoloy Lab.

山口 豪 YAMAGUCHI Takeshi, Ph.D.

研究開発センター 研究企画室 企画担当参事,工博。高誘 電率ゲート絶縁膜のプロセス技術・信頼性技術の研究・ 開発に従事後,研究企画業務に従事。応用物理学会会員。 Corporate Research & Development Center

小山 正人 KOYAMA Masato, Ph.D.

研究開発センター LSI基盤技術ラボラトリー主任研究員, 工博。先端LSIの材料,プロセス,デバイスの技術開発に 従事。応用物理学会会員。

Advanced LSI Technolov Lab.