R&D最前線

ナノデバイスのロバスト設計を 目指すシミュレーション技術

ばらつきに強いナノスケール トランジスタの設計を目指して

トランジスタの微細化が進み原子の大きさのスケー ルに近づくと、トランジスタを形作る原子一つ一つのふ るまいが、トランジスタの性能ばらつきとして顕著に現 れてきます。この研究では、ドーピング不純物原子の数 や位置のばらつきに注目しました。コンピュータ上で 不純物原子の数や位置のばらつきを考慮したシミュ レーションを行い、極微細トランジスタの性能ばらつき を支配する物理的要因を調べました。その結果、不純物 原子の数と位置のばらつきにより引き起こされる pn 接合障壁高さのばらつきが,トランジスタ性能のばらつ きを理解するキーポイントであるとわかりました。

1億個を超えるトランジスタの集積

近年の最先端シリコン LSI は、ゲー ト長 100 nm を切るナノスケールのト ランジスタが,1億個以上集積化され てできています。それら1億個以上の トランジスタに,完全に同一な性能を 期待するのは難しく.LSI は"ばらつき" と無縁ではありません。従来は回路の レベルでこのばらつきへの冗長設計が されていましたが, ばらつきを引き起 こしている物理・化学的な要因そのも のを見直すことにより、トランジスタ レベルでばらつきに強い設計が可能に なります。このような設計指針をロバ スト設計と呼びます。

本質的な不純物原子のばらつき

トランジスタの性能にばらつきを引







図2. 原子性を考慮した不純物分布の生成方法 一不純物の原子数に対して はポアソン乱数を、位置に対しては一様乱数を用いることで、様々な不純物 原子分布をコンピュータトで発生させます。

き起こす要因としては、マスクパター ン転写時のゲート長やゲート幅のばら つきをはじめ様々な要因が知られて いますが、いずれのばらつき要因も、ト ランジスタが小さくなるほど顕在化し ます。その中でも不純物原子の数や位 置のばらつきは、ほとんど確率的な現 象であるため、厳密な制御が不可能と いう意味で、本質的なばらつきである と考えられています(図1)。

不純物分布の離散性を考慮する

東芝は, 始めにまず単体の MOS (金 属酸化膜半導体)型トランジスタにおい て,そのような不純物原子のばらつき がどのような物理現象を引き起こすの か調べました。このような洗出しには, 現象を容易に視覚化できる. コンピュー タによるシミュレーション技術が役に たちます。シミュレーションにあたって の重要なポイントは、不純物原子の離散 性をどう取り入れるかです。これには 従来から用いられている連続的に滑ら かに変化する不純物濃度の表現では 不適当です。ポアソン乱数と一様乱数 により,連続的な不純物濃度から離散性 を考慮に入れた不純物濃度を生成する 手法を取り入れました(図2)。トラン ジスタ内部の電圧分布や,不純物原子 が供給する電子と正孔の濃度分布は, この発生した不純物原子分布のパター ンごとに異なってきます。

pn 接合障壁高さのばらつきが鍵

ゲート長とゲート幅が共に 20 nm という極めて微細なトランジスタに、 図2の手法を適用して異なる不純物分 布を発生させ、ポテンシャル分布を視



図3. 不純物のばらつきが pn 障壁ばらつきを起こすようす -- チャネル 領域とソース・ドレイン領域の不純物原子分布が異なるサンプルを比べたも のです。トランジスタの pn 接合障壁高さにばらつきが生じています。



L=W: 20 nm, ゲート絶縁膜厚: 1.4 nm の例を示しています。

覚化したようすを図3に示します。ア クセプタ型原子とドナー型原子による 空間電荷で作られるポテンシャル障壁 を "pn 接合障壁" と呼びます。 トラン ジスタはこの pn 接合障壁の高さを ゲート電圧で制御することで、ドレイ ンからソースに流れる電流値を増減さ せ、スイッチング特性を実現させます。 ところがトランジスターつ一つのレベ ルでみると、不純物原子のばらつきは 図3のように, pn 接合障壁高さのば らつきを生じさせてしまうことがわか ります。同じゲート電圧を印加しても, この障壁が低いほどたくさんの電流が 流れてしまい、障壁が高いほど少ない 電流しか流れないというばらつきを生 んでしまうのです。

続いて、二つのトランジスタを組み 合わせた CMOS (相補型 MOS) イン バータ構造(図4)で、インバータの過 渡特性ばらつきを検証しました(図5)。 出力電圧レベルの遷移時間が, イン バータごとにばらついてしまうことが わかります。遷移時間のばらつきは LSI 動作速度のばらつきを生みます が, このことも pn 接合障壁の高さば らつきで説明されます。図6に貫通電 流値と遅延時間の相関を示します。買 通電流とはインバータ出力電圧が切り 替わる際に,電源線からグラウンドま で一瞬にして流れる電流のことです。 この電流値が大きいインバータほど遅 延時間が短いという相関関係が認めら れます。すなわち, pn 障壁が低いトラ ンジスタから構成されるインバータほ ど貫通電流が大きいため, 消費電力が 増大します。一方,短時間にたくさん の電荷移動が起こるため,出力レベル

FRONTIERS OF RESEARCH & DEVELOPMENT



図5. CMOS インバータの過渡応答特性 -- 青線で表されるパルス上に

起こるため、High level と Low Level 間の遷移が速くなることが原因です。

の遷移時間が短い, つまり高速で動作 します。

現在はこのシミュレーション技術を 用い、制御できない確率的なばらつき が発生したとしても製品仕様を満た す, ロバストな設計を行っています。

今後の展望

今回着目した不純物原子のばらつ きだけではなく,様々なばらつき要因 に対しても、シミュレーション技術を 用いてその物理現象を明らかにするこ とで、 ナノスケールにおいてもばらつ きに強い. ロバストなトランジスタの いち早い製品化を目指していきます。

鳥山 周一

研究開発センター LSI 基盤技術ラボラトリー