

Cellを生かす SuperCompanionChip™

SuperCompanionChip™ Making Optimal Use of Cell Broadband Engine

三原 貴之 宇野 立也 牧 康典

■ MIHARA Takayuki ■ UNO Tatsuya ■ MAKI Yasunori

東芝は、Cell Broadband Engine(CBE)の性能を最大限に引き出し、その応用範囲をAV機器、ネットワークにも広げていくためのSuperCompanionChip™(SCC)を開発した。CBEに接続するインターフェースとして、5Gバイト/s(送信)+5Gバイト/s(受信)のパフォーマンスを持つFlexIO^(注1)インターフェースを実装し、CBEの高い性能を引き出すことができる。FlexIOのバンド幅は、階層構造を持つ内部バス(2.66Gバイト/s(送受信))とメモリインターフェース(2.66Gバイト/s(送受信))との間で共用される。メモリインターフェースは外部のDDR2DRAMと接続され、専用のダイレクトメモリアクセスコントローラ(DMAC)を持つ。一方、内部バスは、QoS(Quality of Service)機構を持ち、AV機器などリアルタイム性が求められる処理と、レガシーIOなどベストエフォートの処理とを区別して処理できる構造となっている。

Toshiba has developed the SuperCompanionChip™(SCC) to make optimal use of the Cell Broadband Engine(CBE) and expand its applications to the audiovisual(AV) and network markets. The FlexIO interface(5Gbytes/s(transmit)+5Gbytes/s(Receive))was implemented in the SCC in order to communicate effectively with the CBE and realize high performance. The FlexIO bandwidth is shared equally between a hierarchical internal bus(2.66Gbytes/s(transmit/receive))and a memory interface(2.66Gbytes/s(transmit/receive)). The memory interface was designed for the DDR2 interface, which has a dedicated direct memory access controller(DMAC)(2.66Gbytes/s(transmit/receive)). Some internal bus interfaces have a quality of service(QoS)structure. The internal bus structure also enable to handle as real time processing(e.g., AV interface)and best effort processing(e.g., PC legacy IO)are distinguished.

1 まえがき

人にたとえるとCell Broadband Engine(CBE)は、膨大な演算処理能力を持つ頭脳である。その頭脳に処理すべきデータを提供し、処理したデータを受け取る機能が必要である。これが、SuperCompanionChip™(SCC)であり、人にたとえると、目、耳、手、足のようなものである。どのようなデータをCBEとの間でやり取りすべきか。SCCの開発は、CBE応用システムを想定し、その実現方法を考えるのとまさに同じであった。

その答えの方向付けとなったのが、地上デジタル放送の開始、インターネットストリーミングの増加、FTTH(Fiber To The Home)を代表とするブロードバンド市場の拡大、ユビキタス社会の実現、デジタルコンテンツといったキーワードである。当然、これらは従来のコンピュータ処理の能力増強といったものも前提におかれている。

高精度、高品質であるデジタルコンテンツが世の中に様々な形で存在し、それを“どこでも”、“いつでも”楽しめる姿を一般家庭の中に描いてみた(図1)。

デジタルコンテンツが、衛星デジタル放送や地上デジタル




図1. AVシステムへの市場要求 — 入力として衛星デジタル放送、地上デジタル放送、ブロードバンドネットワークなどのデジタルコンテンツを、出力としてPCモニタ、デジタルテレビなどを想定している。

AV system requirements from market

放送、高速ブロードバンドネットワーク(CATV(ケーブルテレビ)、ADSL(Asymmetric Digital Subscriber Line)、FTTH)を経由して得られる。高精度デジタルカメラ、デジタルビデオからの高画質品質コンテンツも、これまでも増して市場に存在することとなる。また、DVD、HDD(ハードディスク装置)、

(注1) FlexIOは、Rambus社の登録商標。

DV (Digital Video)などに保存された、既に存在しているスチル写真、ホームビデオコンテンツも視野に入れておく必要がある。

それらのコンテンツを見る場所や時間帯も多様化していくと考えられる。家庭の中のどの場所でも、また、DTV、パソコン(PC)はもとより、携帯電話、PDA (Personal Digital Assistant) などどんな機器からでも検索、視聴が可能な世界が望ましい。

更に、家庭から外に出て、例えば通勤通学電車中、自動車(停車中)、旅行中などその使用様式も考慮したい。

これらを実現するためには、多様なデータフォーマットやサイズ、コーデック方法、コンテンツ保護様式に対応しなければならない。また、それらをリアルタイムに処理するため、膨大な演算処理能力と多種多様な入出力能力が必要となる。CBEがこの演算処理の中核を担うことになり、データの入出力を担うことになるのがSCCである。

2 SCCの機能仕様

SCCの機能仕様を表1に示す。SCCでは、ハイビジョンデジタルAVコンテンツを扱うためにAV系入出力インタフェースが必須となる。また、ブロードバンドネットワーク処理や各種コンテンツ保護のためのセキュリティ確保などのためには、PCと同等以上の機能も有する必要もある。このため、SCCにはAV系とコンピュータ系の2種類のインタフェース群をサポートする必要があった(図2)。

AV系インタフェースとしては、現状デジタルテレビのインタフェースに加えて、今後の普及が加速されるデジタル放送対応チューナからの入力インタフェース、ハイビジョン画像出力、高品質オーディオ出力を実装した。また、IEEE1394を実装することにより、既存のデジタルスチルカメラやデジタルビデオカメラなどデジタルAV機器との接続を可能にした。

コンピュータ処理系のインタフェースとして、IDE (ATA/ATAPI) インタフェースを実装し、デジタルコンテンツ記録のための大容量HDD、高画質コンテンツの代表であるDVDドライブ、更に、次世代光ディスクも取り扱えるHD DVDドライブも接続を可能としている。また、USBインタフェースにより、デジタルカメラのコンテンツ対応と豊富なUSB接続PC用拡張機器も接続できるようにした。


有線ブロードバンド接続のEthernet接続は、将来を見据え現在主流の10/100 Mビット/s Ethernetではなく、より高速なGbit Ethernetとした。今後ますます利用される場面が増えると思われる無線インタフェースについては、デファクトスタンダードが必ずしも見えていなかったため、PCI (Peripheral Component Interconnect) バスインタフェースなどを使用した外部対応とした。更に、今後増加していく高速インタ

表1. SCCの概略機能及び仕様

Specifications of SCC

項目	仕様
チップ概要	
名称	Cell Broadband Engine 用 SuperCompanionChip™
テクノロジー	CMOS4/90 nm
パッケージ	P-BGA1384-4040-1.00CZF
ホストインタフェース	
プロセッサ	Cell Broadband Engine
システムバス	8ビット@5 GHz, 5 Gバイト/s (送信) + 5 Gバイト/s (受信)
メモリアンタフェース	
チャンネル	1チャンネル
タイプ	DDR2 333
最大サイズ	1 Gバイト
データ幅	64ビット
バンド幅	2.66 Gバイト/s
グラフィックインタフェース	
TV用映像出力	HD/SD コンポーネント YPbPr/RGB NTSC/PAL/SECAM コンポジット CVBS, YC
VTR用映像出力	NTSC/PAL/SECAM コンポジット CVBS, YC
AV系IOインタフェース	
ビデオデコーダ入力	2系統, ITU-R BT.656形式
トランスポートストリーム入力	3系統, BSデジタル放送方式 (ISDB-S), CSデジタル放送方式 (DVB-S), 国内地上デジタル放送方式 (ISDB-T)
リニアPCMデータ入力	1ポート (2ch) × 2系統, I ² S
リニアPCMデータ出力	3ポート (2ch × 3) × 1系統, I ² S 1ポート (2ch) × 1系統, I ² S
デジタルオーディオデータ (SPDIF) 出力	1ポート, ストリーム及びPCM
周辺IOインタフェース	
PCI Express	1ポート (X4, X2, X1)
PCI	PCI2.3 (32ビット@33 MHz), 最大四つの外部マスタを接続可能 ホストモード/サテライトモード
Gbit Ethernet	PHY 外付け (GMII 準拠)
パラレル ATA	Ultra ATA/133 × 2
USB2.0 ホスト	4ポート (2ポート × 2) 2ポート当たり, (EHCI コントローラ × 1, OHCI コントローラ × 1) 内蔵
IEEE1394	PHY 外付け (IEEE1394 準拠)
AC'97	AC'97 Revision 2.1
汎用暗号復号回路	暗号化・復号化/一方向性ハッシュ処理, 乱数発生回路
その他	シリアルIOポート × 3, パラレルIOポート, 外部バスチャンネル, シリアルペリフェラル (SPI) × 2, I ² C インタフェース × 3

- RGB : Red-Green-Blue
- PAL : Phase Alternating (by) Line
- SECAM : SEquential Couleur A Memoire
- CVBS : Composite Video Baseband Signal
- ITU-R : International Telecommunication Union-Radiocommunication sector
- BS : Broadcasting Satellite
- CS : Communications Satellite
- DVB-S : Digital Video Broadcasting-Satellite
- ISDB-T : Integrated Services Digital Broadcasting-Terrestrial
- I²S : Inter-IC Sound
- PCM : Pulse Code Modulation
- PHY : PHYSical layer
- GMII : Gigabit Media Independent Interface
- SPI : Serial Peripheral Interface
- I²C : Inter Integrated Circuit



フェースとしてPCI Expressを実装し、将来の新しいインタフェースへの対応や機能の増強を可能にした。

また、主にAV出力の画像用バッファメモリとしての役割を担うDDR2のインタフェースを用意した。


3 SCCの内部構成と特徴

SCCは多くのブロードバンドアプリケーションをCBEで演算処理実行するために必要なデータを、必要なときにCBEに入出力できるように構成されている。

簡単な例として、BS(Broadcasting Satellite)デジタル放送の視聴・録画(タイムシフト)機能をアプリケーションシステムとしてCBEとSCCで構築した場合、SCCの役割は以下のとおりとなる。()内は、SCC以外による処理を示す。

- (1) トラフィックストリーム入力
- (2) (マルチ2復号処理後)HDD書き込み
- (3) HDDデータ読出し
- (4) (復号処理後)フレームデータをビデオ出力
- (5) 音声データをオーディオ出力

(注2), (注3) XDR, XIOは、Rambus社の登録商標。




この間CBEとの間に何回もデータの行き来が生じることになる(図3)。処理するデータが要求するリアルタイム性を維持するために、CBEとSCC間、SCC内処理においてそれを実現する機構をSCCに実装した。

3.1 BUSアーキテクチャ

SCCの内部は、複数のバスを階層的に接続し、データ転送帯域を効率よく使用できるように構成している(図4)。各種IOインタフェースは、それぞれの転送特性によりTBUS, HBUS, SBUS, MBUSと呼ばれるバスに接続されている。これにより、それぞれの転送特性に合わせて、バス転送帯域の割付けを可能にしている。

ベストエフォート型のデータ転送(注4)が必要とされるインタ



フェースが接続されるHBUS, リアルタイム型のデータ転送^(注5)が必要なインタフェースが接続されるSBUS, CBEとの間で大容量のデータ転送が必要となるデバイスが接続されるMBUS, それぞれの内部バスとCBE間及び機能拡張を行うインタフェース(PCI/PCI Express)が接続されるTBUSを定義した。また, それぞれの内部バスに対して, バスアービトレーションの設定をすることにより, バスのバンド幅の調整を可能とした。種々なブロードバンドアプリケーションごとに最適なデータ転送バス帯域及びバス使用可能頻度を割り付けることによりシステム全体の効率を向上させることが可能になる。特に, DDR2メモリへは専用DMA (Direct Memory Access)コントローラにより, CBEから大容量のデータ転送を可能な構成としている。

また, すべてのIOデバイスモジュールを業界標準接続仕様であるOCP (Open Core Protocol)で接続することにより, 構成の柔軟性を向上させている。これにより, 本製品の今後の派生品展開を視野に入れ, 仕様変更(追加・削除)にも柔軟に対応できる。

3.2 FlexIOコントローラ

FlexIOは, CBEとSCCを結ぶインタフェースの物理層であり, 米Rambus Inc.が開発した高速のバラレル転送技術である。帯域としては送信5Gバイト/s, 受信5Gバイト/sの転送能力を持つ(図5)。

CBEとSCC間のインタフェースの上位プロトコルには, 物理

層の高帯域を効率的に使用するために, コマンドフェイズとデータフェイズが分離されたスプリットトランザクションが採用されている。各IOコントローラはバスマスタとなりFlexIOを経由してCBEに接続されたメインメモリにアクセスするので, FlexIOコントローラにはトラフィックが集中する。ここで, 異なるIOのトランザクションは, 互いに依存性がないものとして扱うことができるので複数のコマンドを同時に発行することが可能である。一方, 同一のIOからのマスタトランザクションは, アクセス順序が保証されなければならないため, 複数のコマンドを同時に発行することができない。FlexIOコントローラには, 各IOからのマスタトランザクション用に4個, ビデオフレーム転送専用DMAコントローラに4個の合計8個のチャンネルが用意され, 異なるチャンネルのトランザクションを同時に発行することで高性能化を図っている。各IOは四つのチャンネルのどれか一つに割り当てられるが, この割当ては固定ではなくソフトウェアで任意に設定でき, 使用するシステムに応じて最適化できる。更に, スレーブトランザクションにも四つのチャンネルが用意されている。


また, CBEとSCC間のインタフェースの上位プロトコルには仮想チャンネルがサポートされており, FlexIOコントローラは, 各IOのトランザクションに対して仮想チャンネルテーブルを参照し, 仮想チャンネル情報を付加してコマンドを発行する。CBEのバンド幅保証機構では, この仮想チャンネル情報を元にして, 仮想チャンネルごとにシステムメモリバス, 及びIOバスの帯域を割り当てる。

3.3 SDMAC (ストリームデータ用DMAC)

SCCに実装されたAV系のインタフェースにはリアルタイム性のデータ転送が求められる, それを実現する機構の一つとしてSDMACを実装した。DDR2コントローラをビデオ出力のフレームバッファのインタフェースとして実装し, システムメモリとDDR2とのストリームデータは専用のSDMACによって転送される。ここで, ビデオ出力として4.5Gビット/sの転送能力をターゲットとして考えた。この帯域を確保するため, SDMACはFlexIOコントローラと直接結合し, リアルタイム性が要求されるビデオ出力のストリームデータに対して, QoS (Quality of Service)を維持する構成とした。

3.4 データ転送機構

CBEを使用したシステムでは, その演算処理の力を最大限生かすシステムとするためマイクロプロセッサを中心とするシステムが構成され, その機能の多くは, ソフトウェアによって実現される。したがって, ソフトウェア開発の容易性が, CBEを使用したシステムを構築する場合非常に重要なポイントとなる。SCCに実装された各IOインタフェースの多くはその機能とともに, DMAコントローラを内蔵している。CBEに接続されるXDRメモリに直接データを書き込むことでCBEとデータの受渡しを行い, CBE自身の命令実行に対する負荷



(注4) 一定の帯域保証を必要とせず, 可能な場合にのみ最大限の速度で行う転送。

(注5) オーディオ・ビデオデータなどは一定の時間内で処理を完了する必要がある。このような最低限の転送帯域を保証する転送。

を軽減している。

3.5 データ処理順序保証機構

メモリのアクセスに関して、処理順番を保証することが非常に重要になる。CBEはIOコントローラのデータ転送終了をSCCからの転送終了割込みによって検知し、次処理を開始することになる。ここでかりに、転送終了割込みがデータ転送(送受信アクセス)よりも早くCBEに伝わると、データの転送が終了しないまま次の処理を行ってしまうことになる。SCCには、最初のデータ転送が終了したことを確実に検知して、データ処理の順序を保証する機構がある。IOコントローラの最後のデータ転送終了時に、最後のアクセスが必ず、CBEに伝わったことを確認し、終了割込みを発行する。この機構によりデータ処理順序を保証できることになる。

4 LSIインプリメンテーション

今回開発したSCCのチップ写真を図6に示す。製造プロセスは90nm CMOS(相補型金属酸化膜半導体)/7層Cuを使用し、15.7 Mゲートを161 mm²に集積した。FlexIO：5 Gビット/s、PCI Express：2.5 Gビット/s、USB2.0：480 Mビット/sと非常に高速なインタフェースを実装している。




図6. SCCチップダイーチップサイズは12.71 mm × 12.71 mm、パッケージはFCBGA(フリップチップBGA(Ball Grid Array))、40 mm × 40 mm、1,384ピン、1 mmピッチである。

Chip die photo of SCC

5 あとがき

SCCは、CBEの能力を十分に生かせるよう、データを効率よく供給し、受け取れるように設計されている。また、豊富なAV入出力インタフェースに加え、機能拡張が可能なPCI/PCI Expressの高性能拡張バスを備えることにより、デジタルテレビをはじめとする家庭内情報家電からサーバなどの基幹システムまで、CBEが今後の新しい機能への応用を可能とするように開発した。

現在、SCCはCBEとともにCellリファレンスセットの中で使用されている。CBEを応用した様々な機器が開発されていくことを期待する。今後、更に機能・性能を高めるとともに、低コストを実現する次世代SCCの開発を進めていく。

文献

- (1) Mihara, T., et al. "Super Companion Chip with Audio Visual oriented interface for Cell Processor". Hot Chips17 Proceedings. Session One. Aug., 2005.
- (2) Flacks, B., et al. "A Stream Processing Unit for a CELL Processor". ISSCC Dig. Tech Papers, Paper 7.4, Feb., 2005, p.134 - 135.
- (3) Pham, D., et al. "The Design and Implementation of a First-Generation CELL Processor". ISSCC Dig. Tech Papers, Paper 10.2, Feb., 2005, p.184 - 185.
- (4) Masubuchi, Y., et al. "Cell Broadband Engineのアーキテクチャ", 情報処理. 46, 11, Nov., 2005. p.1244 - 1250.



三原 貴之 MIHARA Takayuki

セミコンダクター社 ブロードバンドシステムLSI事業統括部
ブロードバンドシステムLSI開発センター参事。システムLSIの開発に従事。
Broadband System LSI Div.



宇野 立也 UNO Tatsuya

セミコンダクター社 ブロードバンドシステムLSI事業統括部
ブロードバンドシステムLSI開発センター主務。システムLSIの開発に従事。
Broadband System LSI Div.



牧 康典 MAKI Yasunori

デジタルメディアネットワーク社 コアテクノロジーセンター
LSI開発センター第二担当グループ長。システムLSIの開発に従事。
Core Technology Center