- 般 論 文

ノート PC 設計における 高速回路シミュレーション技術

High-Speed Board Simulation Technologies for Notebook PCs

川口 均	近藤 泰昌	古賀 裕一
KAWAGUCHI Hitoshi	KONDO Yasumasa	KOGA Yuichi

ノートパソコン (PC) における基板上の配線の信号速度は 1 GHz を超える時代となり, 基板全体に占める高速信号の割合 も増加の一途をたどっている。信号が高速になると, 信号伝送品質の悪化, 電源ノイズ, 及び電磁干渉などの問題が顕在化 し, 製品の開発工期を圧迫する。

そこで、東芝のノートPC開発部門では、それらの問題をハードウェア開発の初期段階で解決するため、シミュレータや チェッカーなどの各種 CAE (Computer Aided Engineering) ツールを設計プロセスに組み込み、製品をタイムリーに市場 投入している。最近では更に、製品の薄型・軽量化に伴う基板配線の微細化ともあいまって、製品仕様や配線ガイドの検討 における活用も定着化してきており、当社 Thin & Light PC など製品差異化の早期実現に貢献している。

We are entering the age of Giga Hertz PC when the transmission speed of signal lines of notebook PCs exceeds 1 GHz. In addition, high-speed signal lines make up an ever-growing share on the PCBs. The faster transmission speed degrades quality of signal transmission and causes noise current on the power plane as well as EMI noise, which cause unexpected delay in development period.

Toshiba's notebook PC development divisions are using CAE tools such as simulators, design rule checkers, and so on at the initial stage of hardware design, in order to deal with these problems and shorten the development period of products. Recently, these tools have also come to be used at the PC specifications or wiring guidance study stages, significantly contributing, together with wiring miniaturization to make PCs thinner and lighter, to the advancement of Toshiba's philosophy of "Thin & Light PCs."

1 まえがき

ノートPCにおける基板上の配線の信号速度は年々高速化 し,基板全体に占める100 MHz以上の高速デジタル信号配 線の割合も増加の一途をたどっている(図1)。信号が高速 になると,基板上の配線を伝送線路として扱う必要があり, 信号間のタイミングのずれや,反射,伝送損失,クロストーク の問題,多電源化による電源プレーンのインピーダンス増加 が招く電源ノイズの問題,及び電磁干渉の問題などが顕在 化し,製品の開発工期を圧迫する。

そこで、東芝におけるノートPCのハードウェア開発部門で は、それらの問題を製品開発の初期段階で解決し、製品を タイムリーに市場投入するための施策として、シミュレータや チェッカーなどの各種CAEツールを設計プロセスに組み込み、 有効活用している。その中でも高速回路シミュレーション システムは、1998年からプリント配線板CAD (Computer Aided Design)と連携し、高速信号の配線レイアウトミス防止用 ツールとして定常的に使われており、効果を上げてきた。

最近では更に,製品の差異化を早期に実現するために, 製品仕様の検討プロセスに基礎的なシミュレーションを用 いる方法と,配線レイアウト前の配線ガイドの検討プロセス にシミュレーションを用いる方法の二通りの活用も定着化し



てきた。今回は、その二通りの活用方法について、Thin & Light PCのdynabook SS SX/190及びlibretto U100への 適用事例を元に述べる。

2 製品仕様検討プロセスでの活用

Thin & Light PCでは, 薄く軽くという仕様を実現するために, 基板面積の小型化, 高密度化が必須である。小型化や高密度化のためには配線の微細化が必須であり, それに伴い抵抗損失が増加する。

また, プリント配線板の導体と絶縁層との密着性(ピール 強度)を確保するために密着面が粗い状態になっており (図2),高周波領域では表皮効果により電流が流れる断面 積が減少する(図3)ため,抵抗損失の更なる増加が懸念さ れる。1.25 GHzの高速インタフェースである PCI - Express のように1 GHzを超えてくると,誘電損失も損失要因として加 わってくる。

そこで当社では、従来の基板技術を採用しても問題がないか、新規の技術が必要かなどを早期に判断し決断するための検討支援システムとして、高速回路シミュレーションを活用したのでその一部を紹介する。

2.1 断面が一様な場合の配線粗さと高周波特性の相関

配線の粗さ(ラフネス)はどこを切断するかにより異なると 考えられるが、まずは話を簡略化するために、配線の長手方向 で断面は一様と仮定して検討した。解析ツールには、米国 Ansoft社製の2次元電磁界解析ソフトウェア Maxwell^{® (注1)} 2D Extractorを使用した。

(注1) Maxwellは, Ansoft社の米国における登録商標。



図2. 記線の顕微鏡写真 — プリント配線板の導体は, 絶縁層との密着 性(ビール強度)を確保するために, 密着面が粗い状態になっている。 Photomicrograph of signal line



2.1.1 解析内容 配線の断面形状5種類について, 単位長さ当たりの抵抗(R)値と単位長さ当たりのコンダクタ ンス(G)値を周波数ごとに計算した。ここで,R値は抵抗損 失の原因となる配線の導体抵抗値を意味し,G値は誘電損 失の原因となる誘電体のリーク抵抗値の逆数を意味する。

基板の層構成は, 配線層 (表層: 35 μm厚), グランド層 (2層 目: 35 μm厚), 及びその間の誘電体層 (80 μm厚) から成り, 表層はソルダレジスト(40 μm厚) で覆われる。配線形状は, 簡略化するために長方形状とし, 配線幅は100 μmとした。

基本となる, ラフネスのない解析断面を断面1(図4)とした。また, 配線下面と誘電体層の間に厚さ8μmのラフネスを設け, その幅の合計が, 全配線幅(100μm)に対して, 12%(断面2), 30%(断面3), 54%(断面4)(図5), 及び100%(断面5)のラフネスを検討した。物性定数として, 次の数値を使用した。

- (1) 銅の導電率 5.76×10⁷ S/m
- (2) 誘電体の比誘電率 4.5(周波数に対して一定値を 使用)
- (3) 誘電体の誘電正接(tanδ) 0.0167



図4. 断面1(ラフネス:0%) — 基板の層構成は, 配線層, グランド 層, 及びその間の誘電体層から成り, 表層はソルダレジストで覆われる。 配線形状は簡略化するために長方形状とし, 配線幅は100 µm とした。 Cross section 1 for simulation (rate of roughness: 0%)



Cross section 4 for simulation (rate of roughness: 54 %)

2.1.2 解析結果と考察 R値及びG値の解析結果を 図6, 図7に示す。

R値の解析結果(図6)では,100 MHz以下の低周波領域 においてはラフネスによって有意な差はないが,100 MHz以 上の高周波領域においてはラフネスによって損失が大きくな ることがわかる。断面1~5でのR値の大小は次の順位と なった。

断面5<断面1<断面4<断面3<断面2

つまり, ラフネスの存在はR値に強く影響し, ラフネスが細かい断面2がもっともR値が大きくなることがわかる。これは, 表皮効果により, 面積の小さいラフネスの突起部分に電流が 集中するためと考えられる(図8)。また, G値の解析結果 (図7)でも, ラフネスの存在がG値を大きくしていることがわ かる。これは, ラフネスの突起が大きいと誘電体に食い込む 割合が大きくなり, 誘電損失の要因となる実効比誘電率を



図 b. Rieの時所結果 - 100 MHz 以下においてはラフネスによって有 意な差はないが, 100 MHz 以上においてはラフネスの存在がR値を大き くしていることがわかる。

Results of resistance value simulation



増加させるためと考えられる。

R値,G値が大きくなることにより,信号の伝達効率(Sパラ メータのS21)が劣化することになる。配線長を50 cmと仮 定してS21を計算した結果を図9に示す。明らかにラフネス により,信号の伝達効率が劣化していることがわかる。以上 の結果から,配線下端面のラフネスの存在は,100 MHz以上 の高周波領域における伝送損失に大きな影響を及ぼす。 高速信号配線設計をする場合,ラフネスのない銅箔(はく)を 検討する必要がある。

2.2 断面が一様でない場合の配線粗さと高周波特性の 相関

次に, 配線の長手方向の形状によりラフネスが異なるケースを検討した。解析ツールには, 米国 Ansoft 社製の3次元 電磁界解析ソフトウェア Maxwell[®]Q3D Extractorを使用 した。





2.2.1 解析内容 2.1節で検討した断面1, 断面4, 断面5 について, Maxwell[®] Q3D Extractor で検証を行った。

ー様でない断面を検討するため、断面4に対してラフネス の位置を50%オフセットした断面4-aと100%オフセットした 断面4-bについて解析を実施した。配線の鳥観図とそれぞれ の断面を配線の下端面から見たラフネスのイメージを図10 に示す。



2.2.2 解析結果・考察 解析結果を表1に示す。R値は、断面4<断面4-a<断面4-bの順で大きくなる。これは、オフセットが大きくなるにつれて電流がスムーズに流れなくなり、R値が大きくなるためと考えられる。

表1.長手方向に一様でない場合の R 値の解析結果								
Results of resistance value simulation in case of nonuniform cross section								
	断面1	断面4	断面4-a	断面 4-b	断面5			
R (Ω/m)	13.35	12.88	13.98	17.00	12.62			

3 配線ガイド検討プロセスでの活用

当社では、高精度のシミュレーション技術を駆使し、伝送 距離をICベンダー発行の配線ガイドよりも長く引き伸ばすこ とによって、機器の付加価値を高めている。Thin & Light PC の基板に搭載されている PCI-Express もその一例である。

PCI-Expressは、GビットEthernetのコントローラLSIと サウスブリッジLSIの間を接続する、信号周波数が1.25 GHz の超高速インタフェースであり、ICベンダー発行の配線ガイド は厳しく、規定の最大配線長が短い。そのまま使うと部品配 置や配線に自由度がなくなり、製品の差異化が早期に実現で きなくなってしまう危険性があった。

そこで、PCI-Express デザインキットを構築し、高精度シ ミュレーションを実施した。PCI-Express デザインキットは、 次のようなツールから構成される。

- (1) アイパターン波形解析ツール
- (2) 実測に合わせ込んだ高精度な基板配線モデル
- (3) PCI Express 回路モデルのテンプレート
- (4) 差動インピーダンスの実測に合わせ込んだ高精度な 配線幅と配線間隔の形状最適化ツール

その結果, PCI-Expressの伝送距離を, ICベンダーの配 線ガイドより約1.5倍に引き伸ばせることがシミュレーション で確認でき, 部品配置などの機器設計の自由度を大幅に高 めることができた。

4 あとがき

高速回路シミュレーション技術について, Thin & Light PCを例に述べた。ノートPCの設計では, 今後PCI Express Generation2やDDR3が登場し, PCの性能向上による基板 内伝送路のますますの高速化が見込まれる。今後も, 高速 回路シミュレーション技術の更なる強化を図り, 魅力ある 製品づくりに貢献していきたい。

文 献

 古賀裕一, ほか. Thin & Light PCの基板小型化技術. 東芝レビュー. 60, 8, 2005, p.15-18.



ШП

均 KAWAGUCHI Hitoshi

PC&ネットワーク社 PC開発センター 設計プロセス開発 センター主務。電気系CAEの構築に従事。 PC Development Center

近藤 泰昌 KONDO Yasumasa

IS センター エンジニアリングシステム部主務。電気系解析 業務に従事。電子情報通信学会,エレクトロニクス実装学会 会員。

Information Systems Center

古賀 裕一 KOGA Yuichi

PC&ネットワーク社 PC開発センター PC設計第一部主務。 PCのハードウェア開発に従事。 PC Development Center