フラッシュメモリのプログラミング特性予測技術

Simulation of Flash Memory Programming Characteristics

松沢 一也 MATSUZAWA Kazuya 石原 十二日

ISHIHARA Takamitsu

フラッシュメモリは、モバイル機器を中心に情報社会にとって欠かせないデバイスとなっている。フラッシュメモリ に情報を読み書きする際は、熱電子や量子力学的トンネル現象を利用する。メモリの大容量化が進むにつれ、個々のフ ラッシュメモリの構造が微細になる。そうすると,様々な要因によって熱電子や量子力学的トンネル現象が影響を受け, フラッシュメモリの読み書きの特性が変動してしまう。

当社は, 独自のデバイスシミュレーション技術により, NOR(Negative OR circuit)型フラッシュ, NAND (Negative AND circuit)型フラッシュの両方について、どのような条件でも解析可能な汎用性の高いシミュレータを 開発した。

Flash memories are indispensable in the information-oriented society, especially for mobile equipment. Hot electron and quantum mechanical tunneling phenomena are utilized to program a flash memory. The programming characteristics are therefore influenced by various factors as each memory cell is scaled down with ULSI miniaturization.

Toshiba has developed device simulation techniques in which hot electron and quantum mechanical phenomena are taken into account, in order to predict the characteristics of flash memory programming with various structures. The present simulator is applicable to both NOR and NAND flash memories.

まえがき

フラッシュメモリは,一度情報を書き込むと,電源が供給 されなくても情報が保持されることから,携帯電話,携帯情 報端末(PDA),メモリカードなどに広く利用されている。フ ラッシュメモリを構成するセルを簡略化して示すと,図1の ような構造となる。図中の浮遊ゲートと呼ばれる部分に電子 が保存される。浮遊ゲートは電気的にどこにも接続されて いないので,一度保存された電子は長期間保持される。浮 遊ゲートの電子の有無は,図中のチャネル領域を流れる電 流量の変化によって検出することができる。浮遊ゲートの電 子の有無を"1"と"0"に対応させると、図1の構造だけで1ビ ットのメモリとなる。

フラッシュメモリには,NOR型とNAND型がある。おお まかに分けると,高速用途にはNOR型,大容量用途には NAND型が用いられる。電気的に絶縁されている浮遊ゲー トに電子を書き込むには、NOR型フラッシュメモリでは熱電 子,NAND型フラッシュメモリでは量子力学的トンネル現象 を利用する。浮遊ゲートから電子を消去する際には,ともに 量子力学的トンネル現象を利用する。フラッシュメモリを大 容量化するには、図1中のゲート長とゲート幅を微細化して 個々のセルを小さくし、1チップに数多くのセルを詰め込む



ことになる。そうすると、浮遊ゲートの形状や周囲にある他 のセルの状態によって,書込みと消去の動作が影響されるよ うなる。

微細なフラッシュメモリのセル構造を設計するには,任意 のセル構造と任意の動作環境に対して適用可能な,デバイ スシミュレーション技術が欠かせない。当社では,高機能な 半導体シミュレーションに関して高い技術力を蓄積してきて いる。ここでは、これら2種類のフラッシュメモリに対する当 社のデバイスシミュレーション技術について述べる。

2 NOR 型フラッシュメモリのシミュレーション

NOR型フラッシュメモリでは、浮遊ゲートに電子を書き込む際,熱電子を利用する。シリコン基板中の電子のエネルギーを温度に換算した分布を図2に示す。ドレインに高い電圧を加えると、ソース拡散層から電子が走行し、ドレイン拡散層に達する辺りで高エネルギー状態になった大量の熱電子が発生する。熱電子は、図3に概念的に示すように、ゲート



図2.NOR 型フラッシュメモリの基本中の電子温度方布 - シース拡 散層から走行した電子がドレイン拡散層近傍で高温状態になり,浮遊 ゲートに書き込まれる。

Electron temperature distribution in substrate of NOR flash memory $% \left({{\left[{{{\rm{S}}_{\rm{T}}} \right]}} \right)$



ギー障壁を乗り越えて浮遊ゲートに注入される。

Schematic of writing in NOR flash memory

絶縁膜のエネルギー障壁を乗り越えることができる。この状態で制御ゲートに正の電圧を加え、浮遊ゲートに電子を引き込むことで書込みを行っている。

浮遊ゲート周囲の絶縁膜中に入り込んだ熱電子の分布を 図4に示す。従来のシミュレータでは、シリコン中の熱電子 の運動をシミュレーションすることはあっても、絶縁膜中の熱 電子の運動までシミュレーションすることはなかった。しか し、NOR型フラッシュメモリにおいては、絶縁膜中に注入さ れた熱電子の運動のようすが書込み特性に大きく影響する。 当社のシミュレータは、図4のようにゲート絶縁膜中の熱電 子の運動も含めた解析を行うことができるため、高精度な NOR型フラッシュメモリの書込みシミュレーションが可能で ある。

書込み動作中の浮遊ゲートの電圧変化を図5に示す。時



シリコン基板から絶縁膜中に注入された熱電子は,絶縁膜中を運動してから浮遊ゲートに書き込まれる。





よりもトレイノ电圧の値に影響されやすい。 Transient of floating gate voltage of NOR flash memory under writing operation

般論文

間が経過するにつれ浮遊ゲートの電圧が下がっていくのは, 負の電荷である電子が浮遊ゲートに蓄積されるためである。 図中には3種類の書込み条件について,シミュレーション結 果を示してある。ドレイン電圧が6Vの場合と8Vの場合を比 較すると,8Vのほうが浮遊ゲートの電位が大きく下がってい る。これは,ドレイン電圧が高いほど,シリコン基板で多くの 熱電子が生成されるためである。一方,ドレイン電圧が8V 一定で制御ゲートの電圧を変えても,最終的な浮遊ゲートの 電圧は大差ない。これは,生成される熱電子の量が,制御 ゲートの電圧ではあまり変化しないことを示している。

3 NAND 型フラッシュメモリのシミュレーション

NAND型フラッシュメモリで,浮遊ゲートに電子が書き込まれる動作の概念を図6に示す。図3に示した熱電子の書込みの場合と異なり,電子はファウラ・ノルドハイム・トンネリングと呼ばれる量子力学的トンネル現象によって,ゲート絶縁膜のエネルギー障壁を乗り越えることなくゲート絶縁膜中に注入される。その後,浮遊ゲートに流れ込んで書き込まれた状態になる。



量子力学的トンネル現象によって浮遊ゲート周囲の絶縁膜 中に注入される電子の分布を図7に示す。分布中に現れて いるギャップは、シリコン基板のバンドギャップを反映してい る。半導体であれば、必ずバンドギャップが存在する。そこ からは、量子力学的トンネル現象は発生しない。これが、図7 のような量子力学的トンネル現象の分布のギャップに現れ る。消去時には、制御ゲートに書込み時とは逆の電圧を加 えて、量子力学的トンネル現象によって浮遊ゲートから電子 を追い出す。NOR型フラッシュメモリも、消去に関しては NAND型と同様の動作を行う。



図7.NAND型クラッシュスモリにあける絶縁膜中の電子の方布 -シリコン基板から量子力学的トンネル現象によって絶縁膜中に注入さ れた電子は,絶縁膜中を運動してから浮遊ゲートに書き込まれる。 Distribution of electrons injected into insulator by quantum mechanical tunneling in NAND flash memory

従来のシミュレーションでは,図7のような量子力学的トン ネル確率に基づく電子の分布を考えることもなく,また単純 な経験式を用いて浮遊ゲートの電圧の変化を計算していた。 そのようなシミュレーションの方法では,解析できるフラッシ ュメモリの構造に制約が多く,精度の高いシミュレーション は難しい。当社のシミュレータは,熱電子だけでなく量子力 学的トンネル現象を含めたシミュレーションが可能であるた め,NAND型フラッシュメモリの書込み動作を高精度に解析 することができる。

解析事例として,浮遊ゲート形状が書込み消去の特性に 与える影響を示す。2種類の浮遊ゲート構造を図8に示す。 ゲート電極形成後の後酸化と呼ばれるプロセス条件によっ て,浮遊ゲートの形状が変化する。図8に示した鋭角的な形 状は後酸化を行わなかった場合,丸まった形状は後酸化を 十分に行った場合に相当する。両者の構造について,書込



み消去のシミュレーションを行った結果を図9に示す。図5 の場合と同様に、浮遊ゲートの電圧の時間変化を示してい る。消去時は、浮遊ゲートが鋭角的な形状であるほうが電界 が集中しやすく、量子力学的トンネル現象が多く発生する。 その結果、丸まった形状に比べて、浮遊ゲートの電位が早く ゼロに近づく。つまり、浮遊ゲートからより多くの電子が追い 出される。



図9.浮遊ゲートの形状がNAND型フラッシュメモリのプログラミ ング特性に与える影響 - 浮遊ゲート形状は、NAND型フラッシュの 消去特性には大きく影響するが,書込み特性には大きな影響を与えない。

Effect of floating gate shape on programming characteristics of NAND flash memory

一方,書込み時には,いずれの浮遊ゲートの形状でも,浮 遊ゲートの電圧変化のようすは同じである。これは,書込み 時には,どちらの構造でも,平らなシリコン基板側から量子 力学的トンネル現象が発生するためである。このような状況 では,トンネル確率は,浮遊ゲートの形状によってはあまり変 化しない。したがって,書込み特性も浮遊ゲートの形状には あまり影響されない。

このように,量子力学的トンネル現象を詳細に考慮したシ ミュレーションでは,フラッシュメモリの特性を精度よく予測 することができる。

4 あとがき

フラッシュメモリに対するシミュレーション技術について 述べた。当社のシミュレータは,NOR型における熱電子の 注入,NAND型における量子力学的トンネル現象といった 物理的な機構を取り入れ,なおかつ任意の形状に関して適 用できる汎用性を持つ。このシミュレーション技術は,2Gビ ット世代以降のデバイス設計におおいに寄与できるものと考 えている。



松沢 一也 MATSUZAWA Kazuya 研究開発センター LSI 基板技術ラボラトリー研究主務。 デバイス シミュレータ用物理モデル開発に従事。応用物 理学会会員。 Advanced LSI Technology Lab.



石原 貴光 ISHIHARA Takamitsu 研究開発センター LSI 基板技術ラボラトリー。 微細 MOS デバイスの研究・開発に従事。日本物理学会, 応用物理学会, IEEE 会員。 Advanced LSI Technology Lab.