

公開鍵(かぎ)暗号のデファクトスタンダード(事実上の標準)であるRSA(Rivest-Shamir-Adleman)暗号に対し、ハードウェア向き的高速計算手法を開発し、LSIを設計した。この計算手法は、剰余系表現(RNS: Residue Number System)を利用していることが特徴であり、実効的な整数除算を不要とするモンゴメリ乗算手法と組み合わせている。この手法によって、RSA暗号を並列処理により実行することができ、ハードウェア内の演算装置の並列度を高めることで高速処理が可能となる。

設計したLSIは、80 MHz動作時に1,024ビットのRSA処理を約2.4 msで実行できる見通しであり、特にサーバ用のアクセラレータとして有効である。

We have developed a fast computation algorithm for the Rivest-Shamir-Adleman (RSA) cryptosystem, which is the de facto standard scheme in public key cryptosystems and digital signatures. This computation algorithm is based on the residue number system, and is a variant of the Montgomery multiplication method. By applying this algorithm, RSA encryption and decryption can be processed in a parallel manner when multiple arithmetic modules are installed in a device. Increasing the number of arithmetic modules results in higher performance.

We have designed an LSI which performs 1,024-bit RSA processing in 2.4 ms by an 80 MHz clock. This LSI is expected to be particularly useful for RSA accelerators installed in servers.

1 まえがき

公開鍵暗号及びデジタル署名の実用化が進み、その有用性は広く認識されるようになってきた。例えば、Webを利用してチケットを予約したり、書籍を購入したりする場合に、クレジットカード番号を安全にサーバに送信するために利用されるSSL(Secure Socket Layer)では、公開鍵暗号を利用した暗号通信が行われている。また、政府機関でも、2003年度までに行政手続きを電子化する電子政府^(注1)の構築に向けて、2001年4月から電子署名法が施行された。電子署名法は、デジタル署名に捺印と同様の法的な意味づけを持たせることを制定したものであって、デジタル署名の利用場面はますます増加することが予想される。

こうした公開鍵暗号やデジタル署名のアルゴリズムとして、現時点でもっとも多く利用されているものはRSA方式であろう。RSA方式の実装は、1978年の同方式の発表以来、多くの機関で行われており、当社でもソフトウェア実装や、電子マネーなどに利用するICカード上へのハードウェア実装(コプロセッサ開発)を実施してきた。また、当社は、新たに並列処理に特徴のある高速なRSAチップを開発している。

ここでは、RSA方式の演算単位となる剰余付き乗算の並列処理アルゴリズムの原理と、それに適したハードウェア構

成を説明する。設計したRSAチップは、80 MHzでの動作時に1,024ビットのRSA処理を約2.4 msで実行でき、現在のトップクラスの性能を実行できる見通しである。

2 RSA方式の概要

RSA方式は多倍長整数を利用して、 $C=M^e \bmod n$ なる計算(べき乗剰余計算)により平文Mを暗号文Cに変換する。ここで(e, n)は、暗号化鍵である。復号も、べき指数をd(復号鍵)に変える以外は、同じべき乗剰余計算で実行される。鍵である法nや復号鍵dのサイズは、安全性の観点から1,024ビット以上が利用されることが多く、平文Mや暗号文Cのサイズも法nと同等のサイズとなる。1,024ビットもの整数のべき乗剰余計算は、現在の高性能なCPUでも10~50 ms程度の処理時間を必要とする処理である。安全性を高めるために2,048ビットの鍵長を用いる場合もあり、この場合には1,024ビット処理の6~8倍の処理時間となる傾向がある。

高性能なCPUを搭載できないICカードなどの装置や、処理の集中する可能性があるサーバ側装置では、一般にRSA方式のハードウェア実装が必要とされる。RSA方式は剰余付き乗算($A \times B \bmod n$)の繰返しで実行されるため、実装上は剰余付き乗算をどのようにして効率的に処理するかがキーとなる。

(注1) 行政を効率化し国民負担の軽減を図るため、申請届出手続きや政府調達など、行政手続きの電子化を実現するシステム。

数Rとして利用するというアイデアが提案されている⁽¹⁾。この場合、基底aでの演算と基底bでの演算を組み合わせる処理を進めることになる。この手法(RNS モンゴメリ乗算と呼ぶことにする)により除算を用いずに剰余付き乗算を行える。RNS モンゴメリ乗算アルゴリズムを図3に示す。図では基底aによりRNS表現された整数xを、 $\langle x \rangle_a$ と表記している。RNS モンゴメリ乗算では、一方の基底で表現された整数を他方の基底での表現に変換する基底変換処理(図3のstep4と8)が必要となる。基底変換がRNS モンゴメリ乗算の中でもっとも計算コストを要する処理であって、基底aやbの成分数をnとしたときに、 n^2 回のワードサイズでの乗算を必要とする。

基底変換処理は、成分単位に独立に計算できる処理と全成分での計算結果に依存した処理とに分けられるが、われわれは後者の処理を従来よりも軽量化する改良を行っており、この改良手法を利用すると基底変換処理の大半は成分単位に独立に処理が行える⁽²⁾。また、基底変換処理以外のRNS モンゴメリ乗算の処理は加算と乗算であるため、RNS モンゴメリ乗算のほとんどが成分単位の並列処理で実行できる。RNS モンゴメリ乗算を繰り返し適用することでRSA暗号の実装ができる。

入力: $\langle x \rangle_{a,b}$, $\langle y \rangle_{a,b}$, s.t. $x, y < 2N$, 基底積A, $B > 8N$

出力: $\langle w \rangle_{a,b}$, s.t. $w = xyB^{-1} \pmod{N}$, $w < 2N$





図3 . RNS モンゴメリ乗算 RNS表現での乗算, 加算を用いてx, yに対するモンゴメリ乗算の結果wを求める。Step4と8で基底変換が行われる。Step3と7での乗数は事前に計算しておく。

RNS Montgomery multiplication

4 ハードウェア構成

RNS モンゴメリ乗算の実行に適したハードウェア構成を図4に示す。ワード単位での剰余付きの積和演算を行う演算ユニットと基底拡張時の全成分に依存した処理を行う補正回路, 除算器, 外部インターフェース回路から構成される。除算器はRNS モンゴメリ乗算に利用する初期パラメータの計



□: 補正回路 I/O: Input/Output

図4 . RSA LSIの構成 u個の演算ユニットを備えた構成になっている。RNS モンゴメリ乗算を並列処理で効率よく計算できる。

Architecture of RSA LSI

算など、補助的に用いられ、処理のほとんどは演算ユニットが並列に動作して行われる。すべての演算ユニットは、リング状に結線されており、互いにデータを交換できる。

演算ユニットは、典型的には32ビットの乗算器と、その結果を累積していく加算器と、累積加算された結果を32ビットの基底成分で剰余計算する剰余算器で構成される。基底成分は $2^{32} -$ (は10ビット以下)なる形式にすることができ、基底成分での剰余計算は、 2^{32} に合同な性質を利用して乗算器をベースに構成できる。演算ユニットは、このほかに設計時に計算したパラメータを記憶したROMと、中間結果を保持するRAMを備えている。ROMのデータは、基底に依存したパラメータであり、それを利用する演算ユニットのROMに保持される。すなわち、ROMの内容は演算ユニットごとに異なる。

RNS モンゴメリ乗算では、基底成分ごとに同じ手順で処理を進めることができるので、演算ユニットごとに別の制御回路を持つのではなく、ハードウェア全体で一つの制御回路を共用している。補正回路もハードウェア全体で一つに共用することができる。なお、図3の構成では演算ユニットごとに補正回路を備えているが、典型的なRSAのサイズでは補正回路は10ビットの加算器で構成でき、小規模である。したがって、補正回路を共用しなくても全体のハードウェア規模に及ぼす影響は少ない。

以上のハードウェア構成により次に挙げる特長が得られる。

- (1) スケーラビリティがある 演算ユニット数を増やすに伴い、比例的に処理性能が向上する。同時に、ハードウェア規模も増加することを考慮したうえで求める性能のチップを設計できる。
- (2) モジュラリティと規則性が高い 複数の演算ユニットは、ROMに書かれるデータ以外は同一構成である。

また、すべての演算ユニットを同時に同じ手順で制御できる。

5 試作 LSI

0.25 μm の CMOS (相補型金属酸化膜半導体) プロセスを用いて LSI を試作している。機能としては、RSA 方式の基本関数であるべき乗剰余計算を実行でき、更に、RSA 方式でのモジュラスが二つの素数 p 、 q の積である性質を利用して、法 p と q での演算に分解してべき乗剰余計算を行う手順 (CRT 利用手順と呼ぶことにする) にも対応している。動作周波数 80 MHz の場合に、1,024 ビットの RSA 処理を 4.2 ms (CRT 利用手順では 2.4 ms)、2,048 ビットの RSA 処理を 29.2 ms (CRT 利用手順では 8.9 ms) でそれぞれ実行できる見通しである。演算ユニット数 11 で、ゲート規模は約 280 k ゲートである。

6 あとがき

RNS モンゴメリ乗算を実装したモジュール構成と、並列処理を特徴とした RSA チップについて述べた。試作しているチップは、現時点で商用 RSA チップの中ではトップクラスの処理性能を持っている。高性能を引き出すために、演算ユ

ニット数の並列度を高めているため回路規模が大きい、高性能を要求されるサーバ装置の RSA アクセラレータとしての利用が見込まれる。

文 献

- (1) Posch, K.C., et al. "Modulo Reduction in Residue Number Systems". IEEE Tr. Parallel and Distributed System. 6, 5, 1995, p.449 - 454.
- (2) Kawamura, S., et al. "Cox-Rower Architecture for Fast Montgomery Multiplication". Advances in Cryptology EUROCRYPT2000, Springer-Verlag. 2000, p.523 - 538.



新保 淳 SHIMBO Atsushi

研究開発センター コンピュータ・ネットワークラボラトリー研究主務。暗号技術及び暗号応用システムの研究・開発に従事。電子情報通信学会、情報処理学会会員。
Computer & Network Systems Lab.



野崎 華恵 NOZAKI Hanae, D.Sc.

研究開発センター コンピュータ・ネットワークラボラトリー研究主務、理博。暗号及び情報セキュリティ技術の研究・開発に従事。電子情報通信学会会員。
Computer & Network Systems Lab.



川村 信一 KAWAMURA Shin-ichi, D.Eng.

研究開発センター コンピュータ・ネットワークラボラトリー主任研究員、工博。暗号及びセキュリティ技術の研究・開発に従事。電子情報通信学会、情報処理学会、IEEE、IACR、SITA 会員。
Computer & Network Systems Lab.