|ショットキーソース / ドレイン MOSFET における | ソースサイド ホットエレクトロン生成効率の向上

Enhancement of Hot-Electron Generation Rate in Schottky MOSFETs

内田	建	松澤 一也		古賀	淳二
UCHIDA	Ken	MATSUZAWA Ka	azuya	KOGA	Junji

電界効果型トランジスタ(MOSFET: Metal-Oxide-Semiconductor Field-Effect Transistor)のソー ス/ドレイン層を,従来のような不純物による拡散層ではなく,金属層としたMOSFETは,寄生抵抗や寄生容 量の低減による高速動作が期待され,ショートチャネル効果に対する耐性も高いと考えられていることから,将 来の微細MOSFETの有力な候補と考えられている。このような,従来のようにpn接合をソース/ドレイン接 合で実現するのではなく,金属-シリコン接合(ショットキー接合)で実現したMOSFETを,ショットキー MOSFETと呼ぶ。

当社では、このようなショットキー MOSFET において、ソース端で格子温度よりも十分に高いエネルギーを 持ち、高速な電子(ホットエレクトロン)が効率よく生成されることを実験的に確認した。このことは、ショット キー MOSFET が、チャネル長が数十 nm の世代における高速デバイスとして、極めて有望であることを示して いる。

Schottky metal-oxide-semiconductor field-effect transistors (Schottky MOSFETs), which have a metal silicide source/drain in place of the n⁺ diffused source/drain, have attracted considerable attention as future decanano-scale high-speed MOSFETs because of their low parasitic resistance and capacitance and their immunity to short channel effects. We confirmed that in Schottky MOSFETs, hot electrons are generated at the Schottky source side. This fact indicates that Schottky MOSFETs hold promise as decanano-scale high-speed devices.

1 まえがき

シリコン ULSI(Ultra LSI)は, MOSFET の微細化によっ て高性能化を実現してきた。MOSFET の微細化において は,チャネル長を短くし,ゲート酸化膜厚を薄くするだけで なく,ソース / ドレイン層を浅く,低抵抗にすることが本質的 に重要である。

最近,ソース/ドレイン層を従来のような拡散層ではなく, 金属層で実現する技術が注目されている。金属は,不純物 をドープした半導体よりも,圧倒的に低抵抗であるため,浅 くかつ低抵抗なソース/ドレイン層を実現するのに適してい るからである。このように,ソース/ドレイン接合を,従来の ようなpn接合ではなく,金属-シリコン接合(ショットキー接 合)で実現した MOSFETをショットキー MOSFETと呼ぶ (図1)。ショットキー MOSFETは,上記のような,浅く低抵 抗なソース/ドレイン層を実現しやすいという特長⁽¹⁾だけで なく,微細 MOSFET の問題点であるショートチャネル効果 に対する耐性が強いこと⁽²⁾などからも注目を集めており,将 来の微細 MOSFET 構造として有望視されている。

このように,非常に多くの特長を持っているショットキー MOSFETであるが,当社では,次世代の高速デバイスとし ての可能性に特に注目している⁽³⁾。



図1.ショットキー MOSFET 従来の MOSFET(右)のソース/ド レイン層が不純物の拡散層で形成されるのに対し,ショットキー MOSFET(左)では,金属層で形成される。 Schottky MOSFET

ショットキー MOSFET では、ドレイン電圧とゲート電圧を 十分に印可した ON 状態において、ソース端の金属電極と チャネル反転層の間に逆バイアスされたショットキー接合が 形成される(図2)。このショットキー接合によって形成され るソース端の障壁(ショットキー障壁)のため、電流駆動力が 下がることが懸念される一方で、ソース端において高電界 が生じ、トンネル効果や熱的な効果によってソース電極から チャネル反転層に注入された電子は、この高電界によって加 速され、エネルギーが高く、速度の速いホットな状態になる。

このようなソース端でのホットエレクトロンは,チャネルの 入口から速い電子速度の実現を意味し,MOSFETのチャネ



図2.ショットキー MOSFET におけるエネルギーバンド図 ショ ットキー MOSFET では、ソース端に逆バイアスされたショットキー接合 が存在する。このため、ソース端で高電界が生じ、この電界で加速され た電子がホット(高エネルギー状態)になる。 Energy-band diagram of Schottky MOSFET

ル長が数十nmの世代において,高速デバイスを実現する有 力な手段になると期待できる。

ここでは、ショットキー MOSFET のソースサイドでホット エレクトロンの生成が起こっていることを、実験的に世界で 初めて実証した結果⁽³⁾について述べる。

2 実験

はじめに、実験に用いた素子構造について述べる。続い て、チャネル中でホットエレクトロンが生じていることを実証 し、最後にホットエレクトロンが効率的に生成している場所 が、ショットキーソース電極近傍であることを実験的に特定 する。

2.1 素子構造

実験には,図3に示すような,ソース/ドレイン接合のうち, 一方をpn接合,他方をショットキー接合とする非対称な MOSFETを利用した。チャネル幅は10μm,チャネル長は 5μm,ゲート酸化膜厚は10nmである。p型,抵抗率が4.5 ~6Ωcmのシリコン基板を使用し,ウエル,チャネルインプ ラは行っていない。ソース/ドレイン領域のうち,一方にリ



図3.作製した非対称 MOSFET の構造 ソース / ドレイン接合のうち,一方を pn 接合,他方をショットキー接合とする非対称な MOSFET を作製した。

Structure of fabricated asymmetric MOSFET

ンをイオン注入しpn接合を実現,他方にはコバルトシリサ イドを形成し,ショットキー接合を実現した。なお,比較の ために,ソース/ドレイン接合の両方が,pn接合でできてい る対称 MOSFET も作製した。この素子の作製上,もっとも 注意すべきことは,シリサイド端をゲート電極の直下まで到 達させることである。もし,シリサイド端とゲート電極端の間 に横方向にギャップが生じていると,大きな寄生抵抗となり, 電流駆動力が大幅に劣化してしまう。

2.2 素子特性

はじめに、非対称 MOSFET の pn 接合側をソース接合、 ショットキー接合側をドレイン接合としたときのドレイン電流 のドレイン電圧依存性(*Ia*-*Va*特性)と、比較用に作製したソ ース / ドレイン接合の両方が pn 接合となっている対称 MOSFET の *Ia*-*Va*特性を図4(a)に示す。両素子で、ほと んど同一の特性が得られていることがわかり このことから、 懸念されたシリサイド端とゲート電極端との間の横方向のギ ャップは生じていないことがわかる。また、図4(b)には、ゲ ート電流のドレイン電圧依存性(*Ig*-*Va*特性)を示している。 図に示すように、pn 接合をソース接合としたときには、まっ たくゲート電流は流れておらず、ゲート電極と基板及びゲー ト電極とソース / ドレイン電極間には、リークが存在しない ことがわかる。

ところが,同じ素子のソース/ドレインを入れ替えて,シ ョットキー接合をソース接合として*Ig-Vd*特性を測定すると, ドレイン電圧が2V以上,ゲート電圧が4V以上のときに, 大きなゲート電流が観測された(図4(b))。前述のように, 同一素子で,pn接合をソース接合にしたときにはゲート電 流がまったく流れていないことを考慮すると,この結果は, チャネルを流れる電子が,チャネル中でホット(高エネルギ ー)になり,ゲート絶縁膜の障壁を乗り越えて,ゲート電極に 注入されていることを示唆している。

また,図4(c)に示すように,ゲート電流が観測されるのと 同時に,*Ia*-*Va*特性においては,負性微分コンダクタンス(ド レイン電圧が増しているにもかかわらず,ドレイン電流が減 少する)が観測されることを見いだした。負性微分コンダク タンスにおいて,ドレイン電流の減少量は,観測されたゲー ト電流よりもはるかに大きい。したがって,負性微分コンダ クタンスが観測される原因は,単純に電流がゲートへ分岐し たというだけでなく,ゲート電極へ電流が流れる際にゲート 絶縁膜に電子が捕獲され,MOSFETの閾(しきい)値が上 昇したためであると考えられる。そこで,以下では,ゲート 電流を流す前後での素子特性を比較することで,閾値の上 昇を招いている捕獲された電子の場所を調べ,電子がホッ トになっている場所を特定することを試みる。

まず,まだ一度も測定していない非対称 MOSFET を用 いて,この素子のpn 接合をソース接合とした場合のドレイン 電流のゲート電圧依存性と,ショットキー接合をソース接合



図4.非対称 MOSFET 特性(ドレイン電圧依存性) (a)ソース接合をpn 接合としたときの,ドレイン電流とドレイン電圧の関係(b)ソース 接合をpn 接合としたときと,ソース接合をショットキー接合としたときの, ゲート電流とドレイン電圧の関係(ショットキー ソースの場合にだけゲ ート電流が観測される)(c)レース接合をショットキー接合としたときの, ドレイン電流とドレイン電圧の関係を各々示す。 Drain characteristics of asymmetric MOSFET

とした場合のソース電流のゲート電圧依存性を測定した。 測定結果を図 5(a)(b)に実線で示す。いずれの場合にも, ドレイン電圧を1V以下にしているので,これらの測定の間 にゲート電流はまったく流れない。次に,ショットキー接合 をソース接合として、ゲート電圧を6Vに固定し、ドレイン電 圧を0~4Vまで掃引することで、図4(b)(c)に示すように、 ゲート電流を流し、負性微分コンダクタンスを観測する。そ の後、pn接合をソース接合とした場合と、ショットキー接合 をソース接合とした場合の各々について、ドレイン電圧依存 性を測定した。測定結果を図5(a)(b)に破線で示す。注 目すべき点は、pn接合をソース接合とした場合には、ドレイ ン電圧の増加とともに、初期特性の閾値からのシフトが小さ くなるのに対し、ショットキー接合をソース接合とした場合 には、ドレイン電圧を増加しても、初期特性からの閾値シフ ト量は変わらない点である。

これらの特性は、ショットキー接合の近傍が、電子の捕獲 場所、すなわちチャネル電子がホットになって、ゲート電極 へ飛び込む場所になっていることを示している。なぜなら、 pn接合をソース接合とする場合には、ドレイン電圧を増すに



図5.非対称 MOSFET 特性(ゲート電圧依存性) (a) ソース接合を pn 接合としたときの,ドレイン電流とゲート電圧の関係を示す。負性微 分コンダクタンスを観測する前後で,それぞれ測定した。(b) ソース接合 をpn 接合としたときの,ソース電流とゲート電圧の関係を示す。負性 微分コンダクタンスを観測する前後で,それぞれ測定した。 Switching characteristics of asymmetric MOSFET

従い、ドレイン電極からの空乏層が伸びて、ドレイン接合(ショットキー接合)近傍に捕獲された電子の影響は遮蔽(しゃへい)されるようになり、閾値シフトが減少する。一方、ショットキー接合をソース接合とした場合には、ドレイン電圧を増し、ドレイン電極からの空乏層が伸びても、閾値シフトには変化がない。このことは、この場合のドレイン接合(pn接合)から離れたところに電子の捕獲場所があることを示唆している。これらの結果から、ショットキー接合をソース接合にし、高いバイアスを印可したときには、エネルギーの高いホットエレクトロンが、ショットキーソース接合の近傍で効率よく生成されることが示された。

3 あとがき

ソース / ドレイン層を従来のような不純物による拡散層ではなく,金属層で形成したショットキー MOSFET が,微細化に適した将来の MOSFET 構造として注目されている。

当社では,上述のように,ソース / ドレイン接合のうち,一 方をpn接合,他方をショットキー接合とする MOSFET を作 製し,ショットキー接合をソース接合としたときに,ソース近 傍でエネルギーの高いホットエレクトロンが多量に生成する ことを実験的に確認した。すなわち,ショットキー MOSFET では,ソース端において,ホットエレクトロンの生成効率が著 しく高まることを実験的に世界で初めて実証した。このよう なソース端でのホットエレクトロンは,チャネルの入口から 速い電子速度の実現を意味し,MOSFETのチャネル長が数 +nmの世代において,高速デバイスを実現する有力な手段 になると期待できる。

文 献

- Snyder, J.P., et al. Experimental investigation of a PtSi source and drain field emission transistor. Applied Physics Letters. 67, 1995, p.1420-1422.
- (2) Tucker, J.R., et al. Silicon field-effect transistor based on quantum tunneling. Applied Physics Letters. 65, 1994, p.618-620.
- (3) Uchida, K., et al. Enhancement of hot-electron generation rate in Schottky source metal-oxide semiconductor field-effect transistors. Applied Physics Letters. 76, 2000, p.2992-3994.



内田

1



建 UCHIDA Ken

研究開発センター LSI 基盤技術ラボラトリー。 MOS デバイス,量子効果デバイスの研究・開発に従事。応 用物理学会,IEEE 会員。 Advanced LSI Technology Lab.

松澤 一也 MATSUZAWA Kazuya

研究開発センター LSI基盤技術ラボラトリー研究主務。 デバイスシミュレータ用物理モデルの開発に従事。応用物 理学会会員。

Advanced LSI Technology Lab.

古賀 淳二 KOGA Junji

研究開発センター LSI 基盤技術ラボラトリー研究主務。 微細 MOS デバイス,量子効果デバイスの研究・開発に従事。 応用物理学会会員。

Advanced LSI Technology Lab.