# ひずみの導入により高移動度化した新構造 SOI-MOSFET

Carrier Mobility Enhancement in Advanced SOI-MOSFETs with Strained-Si Channel

水野 智久	杉山 直治	高木 信一
MIZUNO Tomohisa	SUGIYAMA Naoharu	TAKAGI Shin-ichi

100 nm以下の超高速 CMOS( Complementary Metal Oxide Semiconductor)回路を目指した,新構造のSOI(Silicon on Insulator)-MOSFET(Field Effect Transistor)を開発した。これは,格子定数の大きなシリコン ゲルマニウム(SiGe)層上に形成したSiチャネルに引張応力が加わることにより,そのバンド構造を 変調させ,キャリアの移動度が通常のSiより向上することを利用した素子である。今回開発した素子において, 通常のSOI-MOSFETと比較して,nチャネルでは60%,pチャネルでは18%の移動度の向上が実証できた。 この研究により,通常のSi素子を凌駕(りょうが)できる超高速 CMOS 回路への道が開けた。

We have developed advanced silicon-on-insulator (SOI)-MOSFETs for high-speed sub-100 nm CMOS devices. These advanced SOI-MOSFETs have a tensile-strained-Si channel on SiGe with a larger lattice constant, which leads to higher mobility caused by changing their Si-band structures.

We have demonstrated electron and hole mobility enhancement in these advanced SOI-MOSFETs of 60 % and 18 %, respectively, in comparison with control SOI-MOSFETs. Therefore, these newly developed advanced SOI-MOSFETs are promising structures for high-speed CMOS devices with characteristics far superior to those of conventional Si CMOS devices.

### 1 まえがき

サブ100 nm 領域において,超高速ロジックULSIの実現 にはそのCMOS回路の高速化が必須である。そのために は,MOSFETのキャリア移動度の向上とその寄生効果(ソ ース/ドレイン抵抗,接合容量,など)の低減化の両立が重 要となる。したがって,薄膜SOI素子構造<sup>(1)</sup>は,チャネル に高濃度不純物が不要(SOI層の薄膜化により,短チャネル 効果を抑制)のためキャリアの高移動度が実現でき(基板不 純物とのクーロン散乱の抑制),また,厚い埋込み酸化膜構 造によるソース/ドレイン接合の低容量化が達成できるた め,非常に有望な素子構造である。

しかし,通常のSi中のキャリア移動度は,他の半導体,例 えばGe,ガリウムヒ素(GaAs)などの数分の1であり<sup>(2)</sup>十分 高いとは言えないため,CMOS回路のよりいっそうの高速 化には限界がある。この問題を解決する手段として,ひずみ Si技術<sup>(3)(4)</sup>が最近報告されている。これはSi層にひずみを 加えることによって,キャリア移動度の向上が実現できる技 術である。

今回,われわれは,このSOIとひずみSi技術の両方の利点 を兼ね備えたひずみSOI技術を世界で初めて開発した<sup>(5)(6)</sup>。 ここでは,そのひずみSOI-MOSFETにおける電子及び正 孔移動度の向上の実証を中心に述べる。

### 2 ひずみ SOI 構造とは

#### 2.1 ひずみ Si とは

ひずみSiは,図1に示すように,格子定数の大きなSiGe層 上にSi層を堆積して形成されるため,Si層は横方向に引張 応力を受けひずむ。その結果,Siのバンド構造が変調され, キャリアのサブバンド間の散乱が減少するとともに,その実 効質量も低減化する。したがって,ひずみSi層中ではキャリ ア移動度の向上が実現できる。

2.2 ひずみ SOI とは

ひずみSOIの断面を図2に示す。この構造の特徴はひず み緩和したSiGe中の埋込み酸化膜構造と,ひずみ緩和した SiGe層上のひずみSi層のチャネル構造,の二つである。こ



図1. ひずみ Si / ひずみ緩和 SiGe 構造の概念 ひずみ緩和 SiGe の 大きな格子定数により, Si には引張応力が導入できる。 Schematic cross section of strained-Si/relaxed-SiGe structures



図2.ひずみSiチャネルを持つ新SOI素子の断面 ひずみSiチャ ネルはひずみ緩和SiGe上に,また,埋込み酸化膜は,ひずみ緩和SiGe 層中に形成される。

Schematic cross section of advanced SOI-MOSFETs with strained-Si channel

の構造により,SOIとひずみSi構造の両方の利点を兼ね備 えることができる。

この構造の製法を図3に示す。この構造の製法のキーポ イントは,ひずみ緩和SiGe層中に埋込み酸化膜構造を形成 するSIMOX(Separation by IMplanted OXygen)工程<sup>(\*)</sup>と, 高品質ひずみSi/SiGe層のエピタキシー再成長法である。

最初に, UHV-CVD法(Ultra High Vacuum - Chemical Vapor Deposition)により, Si基板上にSiGeバッファー層とひずみ緩和SiGe層(Ge濃度10%)を形成する(図3(1))。



図3.ひずみ SOI構造の製法 この製法の二つの重要なポイントは, SiGe 層中に埋込み酸化膜を形成する SIMOX 工程(2)と,高品質ひず み Si 層の再成長工程(3)である。

Steps in fabrication of strained-SOI substrate

SIMOX法により,酸素イオン注入(ドーズ量4×10<sup>17</sup> cm<sup>-2</sup>)と その後の高温アニール(1,350)を6時間行い,SiGe層中に 埋込み酸化膜を形成する(図3(2))。その後,SiGe層を多少 エッチングした後,SiGe層(Ge濃度10%)とSi層をUHV-CVD法により再成長することにより,ひずみSOI基板が作成 できる(図3(3))。n及びpチャネルMOSFETを,通常の熱酸 化法(800)によるゲート酸化膜(9nm)形成と,通常のイオ ン注入法によるソース / ドレイン拡散層形成により作製した。

### 3 ひずみ SOI 基板特性

今回作製したひずみSOI素子断面のTEM(Transmission Electron Microscopy:透過型電子顕微鏡)観察写真 を図4に示す。埋込み酸化膜(85nm厚),及びひずみSi層 (20nm厚)が均一に形成できている。埋込み酸化膜上の SiGe層厚は290nmである。また,Ge濃度の深さ方向の分 布を図5に示す。SIMOX工程前(一点鎖線)に比べて, SIMOX工程後(実線)では,埋込み酸化膜上のGe濃度はほ ぼ変わらず10%を保っていて,設計どおりのGe濃度を持っ たSiGe層が形成できることがわかった。しかし,埋込み酸 化膜下のGe濃度は数分の1まで減少している。

これは、SIMOX工程での高温アニールにより、Ge原子が Si基板中、数十µmまで拡散することに起因している。この ことより、埋込み酸化膜はGe原子の拡散抑制の重要な役割 を果たしており、SIMOX工程の有用性がわかる。

次に,素子のキャリア移動度に重要なひずみSi/SiGe層の 応力解析について述べる。図6は,各層のラマンシフトの実 験値である。大きなピークはSiGeの,小さなピークはひず みSiのラマンシフトである。破線の矢印は,各層の理想的 なラマンシフトを示し,実験値とはほぼ一致を見た。このこ とより,ひずみSiはほぼ完全に引張ひずみが入り,SiGeは,



#### 図4. ひずみ SOI 素子断面の TEM 写真 ひずみ Si 及び埋込み酸化 膜層は、均一に形成されているのがわかる。 TEM photograph of cross section of strained SOI-MOSFET



図5. ひずみ SOI 基板中の Ge 及び O 濃度分布 埋込み酸化膜上で は, Ge は SIMOX 後の初期値を維持する。 Ge and O atom distributions in strained-SOI substrate



図6. ひずみ SOI 基板のラマン分光 ひずみ Si / ひずみ緩和 SiGe とも、ほぼ理想的な応力を示している。 Raman spectroscopy of strained-SOI substrate

ひずみ緩和していることが判明した。

以上の基板評価により,ほぼ完全なひずみを持ったSi層 を持つSOI基板が作成できた。

次章では、このひずみSOI基板上でのMOSFET素子動作の結果について述べる。

4 ひずみ SOI-MOSFET におけるキャリア移動度の向上

最初に典型的なドレイン電流特性を図7に示す。これはチャネル長が約10µmの素子である。図7(a)及び(b)は,それぞれn及びpチャネル素子の結果で,実線はひずみSOI素子,破線は通常のSOI素子の結果である。ひずみSOI素子は両チャネル構造とも正常なFETを示している。しかも,通常のSOI素子と比較して,ドレイン電流の向上が実現できており,またそのドレイン電流向上率はnチャネルのほうがpチャネルより大きい。これは,次に述べるように,キャリア移動度の増大特性に起因している。



図7. ひずみ SOI 及び通常 SOI 素子のドレイン電流特性 チャネ ル長約10 μmにおける n チャネル(a)及び p チャネル素子(b)のドレイ ン電流特性を示す。ひずみ SOI 素子は,正常に FET 動作するとともに ドレイン電流の向上も実現できている。

Typical drain current characteristics of strained and control SOI-MOSFETs

図8は,電子及び正孔移動度の実効電界依存性である。 移動度は,ドレイン電流をゲートとチャネル間の容量から求 めたチャネルの電荷密度で割ることによって求まる。ひずみ SOI素子のキャリア移動度()は,通常Siバルク素子の最 高値であるユニバーサル移動度(実線)<sup>8)</sup>,及び同時に作製 した通常のSiのSOI素子()より向上しているのが明確に 示されている。例えば,実効垂直電界が0.1 MV/cmの場合, 図8(a)に示す電子では,移動度は1,000 cm<sup>2</sup>/Vsを越え,ユ ニバーサル移動度と比較して約60%向上している。また, 図8(b)に示す正孔では,その向上率はユニバーサル移動度 と比較して5%,同時に作製した通常のSiのSOI素子に対 しては,18%の移動度向上が達成できている。

以上のように,ひずみSOI素子において飛躍的な電子,及 び正孔移動度の向上を実現できたが,ここではこの移動度 向上率の実験値と理論値との比較を行う。図9は移動度向 上率のGe濃度依存性である。ここで,ひずみSOI素子の移 動度向上率は,同時に作製した通常のSiのSOI素子との比 較で実施した。実験値は理論曲線とほぼ一致している。

この結果より,この理論曲線から予想して次のことが言える。電子移動度(一点鎖線)<sup>99</sup>は,Ge濃度が非常に低濃度で



図8.電子及び正孔移動度特性 ひずみSOI素子は,電子移動度で 60%(a),正孔移動度で18%(b)通常SOIより向上した。 Electron and hole mobility behaviors



図9.電子及び正孔移動度向上率の理論値との比較 実験値は,ほ ぼ理論値(計算値)と同じである。

Comparison with theoretical results for electron and hole mobility enhancement

も Si でのひずみ効果が大きく,ほぼ Ge 濃度が 10 % で向上 率が約1.7倍で飽和する。一方,正孔移動度(実線)<sup>10</sup>は,電 子とかなり違い,Ge 濃度とともに徐々に向上し,Ge 濃度が 30 %付近で約2.5倍の飽和値を示している。

以上の結果より、ひずみSOI素子をCMOS化して十分な

高速性能を達成するには,Ge濃度を30%程度まで高濃度 化する必要がある。

## 5 あとがき

引張ひずみを導入したひずみSOI素子を世界に先駆けて 開発し、その電子及び正孔移動度を飛躍的に向上させるこ とに成功した。この素子構造により、通常のSi素子を凌駕 できる超高速CMOS回路への道が開けた。今後は、更にひ ずみSi直下のGeの高濃度化を図り、超高速CMOS回路の 実現を目指す。

### 文 献

- Yoshimi, M., et al. Suppression of the floating-body effect in SOI MOSFET's by the bandgap engineering method using a Si₁, Ge<sub>x</sub> source structure. IEEE Trans. Electron Devices. ED-44, 423, 1997, p.423 - 430.
- (2) Sze, S.M. Physics of Semiconductor Devices. New York, John Wiley & Sons, 1982, 868p.
- (3) Welser, J.J., et al. Electron mobility enhancement in strained-Si *n*-type metaloxide-semiconductor field-effect-transistor. IEEE Electron Device Lett. EDL-15, 3, 1994, p.100 - 102.
- (4) Rim, K., et al. "Enhanced hole mobilities in surface-channel strained-Si p-MOSFET's". *IEDM Tech. Dig.* 1995-12, IEEE. 1995, p.517 - 520.
- (5) Mizuno, T., et al. " High Performance Strained-Si p-MOSFET's on SiGe-on-Insulator Substrates Fabricated by SIMOX Technology". *IEDM Tech. Dig.* 1992-12, IEEE. 1999, p.934 - 936.
- (6) Mizuno, T., et al. Electron and Hole Mobility Enhancement in Strained-Si MOSFETs on SiGe-on-Insulator Substrates Fabricated by SIMOX Technology. IEEE Electron Device Lett. EDL-21, 5, 2000, p.230 - 232.
- Nakashima, S., et al. Analysis of buried oxide layer formation and mechanism of threading dislocation generation in substoichiometric oxygen dose region. J. mater. Res. 8, 3, 1993, p.523 - 534.
- (8) Takagi, S., et al. On the universality of inversion layer mobility in Si MOS-FET's: Part1 - Effects of substrate impurity concentration. IEEE Trans. Electron Devices. ED-41, 12, 1994, p.2357 - 2362.
- (9) Rashed, M., et al. "Monte Carlo simulation of electron transport in strained Si/Si<sub>1-x</sub>Ge<sub>x</sub> n-MOSFET's". *IEDM Tech. Dig.* 1995-12, IEEE. 1995, p.765 - 768.
- (II) Oberhuber, R., et al. Subband structure and mobility of two-dimensional holes in strained Si/SiGe MOSFET's, Phys. Rev. B. 58, 15, 1998, p.9941 - 9948.



水野 智久 MIZUNO Tomohisa, D. Eng. 研究開発センター LSI基盤技術ラボラトリー主任研究員,工 博。DRAM及び微細CMOSの研究開発に従事。応用物理 学会,物理学会,IEEE会員。 Advanced LSI Technology Lab.

杉山 直治 SUGIYAMA Naoharu, D. Eng. 研究開発センター LSI基盤技術ラボラトリー研究主務,工博。 半導体薄膜結晶成長技術の研究開発に従事。応用物理学 会,日本真空協会会員。

Advanced LSI Technology Lab.

高木 信一 TAKAGI Shin-ichi, D. Eng. 研究開発センター LSI 基盤技術ラボラトリー主任研究員,工 博。微細CMOSのデバイス物理の研究開発に従事。応用物 理学会, IEEE 会員。 Advanced LSI Technology Lab.