

# コンピュータ オン シリコン時代のハードウェア／ソフトウェア協調設計環境と協調検証環境

Hardware/Software Codesign/Coverification Environment for Computer on Silicon

中嶋 弘明  
NAKAJIMA Hiroaki

半導体の微細化技術の進歩により、プロセッサ、周辺論理回路のハードウェア(HW)やその上で動作するアプリケーションソフトウェア(SW)が、1チップLSIに搭載されるコンピュータ オン シリコンの時代になった。このようなLSI設計では、開発工程の後戻りができるだけ少なくして設計期間を短縮することが必要である。そのためには、設計初期段階において、性能やコストの見積りが行え、HWの試作前にHWとSWを含めたシステム検証ができるようにすることが重要である。

当社では、RISCプロセッサ(TX System RISC)コアが組み込まれるシステムLSIのHW/SW協調検証環境を構築・提供している。この結果、従来手法に比べて設計期間がほぼ1/2となる。また当社では、より高度なHW/SW協調設計技術の研究・開発も進めている。

The progress in silicon device technologies has made it possible to create a computer on silicon (COS), which the application software and the processor and peripheral hardware are embedded on a single chip. In such LSI design, it is necessary to minimize redesign work and to shorten the design time. To achieve this, it is important in the initial stage of the LSI design process to estimate the performance and cost and to enable system verification cooperatively between the software and hardware before the engineering sample is created.

Toshiba is developing and supporting the hardware/software coverification environment for system LSIs having an embedded RISC processor (TX system RISC) core. Consequently, the design time is generally halved compared with the conventional technique. Toshiba is also engaged in research and development of more advanced hardware/software codesign technologies.

## 1 まえがき

コンピュータ オン シリコン(COS)の時代を迎え、1チップ上に、プロセッサ、周辺論理回路やメモリなどのHWやその上で動作するアプリケーションSWも搭載することができるようになった。

このようなシステムLSIの設計では、従来、システム仕様確定後、設計者の勘と経験を頼りに、性能、チップ面積、消費電力、システム全体の仕様変更の自由度、開発費などを考えながら、HWとSWのトレードオフを考慮しつつHWとSWに分割する作業を行っている。そして分割後は、HWとSWとが独立に開発され、HW試作後に初めてSWも含めたシステム検証が行われる。この段階で仕様の誤りや設計ミスが見つかっても、HW側へのフィードバックは難しい。もちろん、SW側で対処したとしても、SW修正によるコードサイズ(ソフトウェアの大きさ)の増加で、予定していたメモリ容量で不足する場合はチップを再設計することになり、設計期間や開発費が増大することになる。またHW側の問題をSW側で無理に対処するため、最適な設計がなされにくくい。

プロセッサの高性能化が進むにつれ、従来、HWでしか




図1. コデザインとコベリフィケーション システム仕様をHWとSWに分割するまでがコデザイン、分割後にHWとSWを同時にシミュレーションし、システム検証することがコベリフィケーションである。

Codesign and coverification

性能が満たせなかった機能が、SWでも性能が満たせるようになってきており、HWとSWのトレードオフを定量的に見ながらHWとSWに分割するHW/SW協調設計(コデザイン)(図1)が注目を集めている。

しかしコデザインは、大学での研究レベルはもちろんのこと、やっとEDA(Electronic Design Automation)ベンダー

による支援ツールが発表されたところである。

一方、HW/SW 分割後に HW の仕様と SW の仕様を同時にシミュレーションし、システム全体を検証する HW/SW 協調検証（コベリフィケーション）（図 1）ツールが、EDA ベンダーやソフトウェア開発ツールのベンダーから製品として発表・発売されており、他社のプロセッサの多くがこれらの製品でサポートされている。

## 2 HW/SW コデザイン環境

大学におけるコデザインの研究では、より良い成果を出しやすくする目的もあり、適用分野を DSP システムに絞って開発している例が多い。U. C. Berkeley 校は、1990 年頃から、Ptolemy というシステムの研究・開発を行っている。これらの DSP システムに特化したツールは、データバスを作るという用途に限定されているため、HW と SW に分割した後の見積り精度が良い。そこで、大手 EDA ベンダーからも DSP システムに特化したツールが開発されている（Signal Processing Worksyste<sup>(注1)</sup>、COSSAP<sup>(注2)</sup>、DSP Station<sup>(注3)</sup>）など。

一方、組込み用途向けマイクロプロセッサシステムに対するコデザインの研究も進められており、その研究分野も①既存のマイクロプロセッサの使用を前提としたもの、②プロセッサの最適命令セット選び、プロセッサを合成することを含めて最適化を図るもの、の 2 種類に大別される。

①の手法は米国の大学を中心に研究されており、U. C. Irvine 校が SpecSyn、U. C. Berkeley 校が Polis というシステムを研究・開発している。またわが国や欧州では、上記②の手法の研究が盛んである。組込み用途向けマイクロプロセッサシステムに対するコデザインの研究では、システムレベルの仕様記述から、HW の設計データや SW そのものを自動生成する HW/SW 協調合成が中心となっている。しかし、実用化にはまだ時間がかかる見込みである。

一方最近大手 EDA ベンダーからは、人手で分割するときの判断材料を提供する支援ツールが発表され始めている。どの EDA ベンダーも大学の研究を基にコンセプトを固めたもので、システムユーザー／半導体ベンダーを巻き込んだ実証実験をスタートしたところである。

どのツールも考えかたは同じで、まずシステムを機能ブロックとアーキテクチャに分け、おのおのグラフィカルツールを使ってシステム仕様を記述する（図 2）。さらに各機能ブロックの中身は、状態遷移図や C 言語などを使って記述する。

（注1） Signal Processing Worksyste<sup>m</sup> は、米国 Cadence Design Systems 社の商標。

（注2） COSSAP は、米国 Synopsys 社の商標。

（注3） DSP Station は、米国 Frontier Design 社の商標。




図 2. 機能ブロックとアーキテクチャ システム全体仕様を、機能ブロックとアーキテクチャを割付けすることによって記述する。

Function blocks and architectures

また各アーキテクチャに対しては、CPU なら処理速度を、ランダムロジックならタスク処理にかかるクロック数を、SW なら処理されるクロック数を、リアルタイム (RT) OS ならタスク優先度などを、ライブラリとして用意しておく必要がある。

その後システム設計者が、各アーキテクチャに対し各機能ブロックの対応付けを行い（つまり、人手による HW/SW 分割）、システム性能の制約条件を入力すると、性能見積りツールがボトルネックとなる部分を教えてくれる。得られた性能が制約を満たさなかった場合は、再度、HW/SW 分割を人手によりやり直して性能見積りを行う。システム設計者は、性能が満たされるまで、この作業を繰り返す必要がある。

そして性能が満たされると、HW 側は RTL (Register Transfer Level) の HDL (ハードウェア記述言語) を、SW 側は C 言語を出力する。しかし出力されたものについて、HW 側もターゲットテクノロジーを使った論理合成がしやすいように RTL を設計者が介在して直す必要があり、SW 側もターゲット CPU に適したコードになるように、C 言語のソースを設計者が見直す必要がある。

ある程度の性能見積りを支援するツールが、大手 EDA ベンダーからコデザインツールとして発表されているが、より機能拡張・改良を必要としている。

当社としても、各 EDA ベンダーのコデザインツールを評価して、システム LSI 設計環境への組込みを検討する予定である。

## 3 HW/SW コベリフィケーション環境

最近の EDA 業界の動向は、HW/SW コベリフィケーションを行う HW/SW コシミュレータが主体である。コシミュレータは、CPU と周辺論理（ハードワイヤド論理）回路のシミュレーションモデルを用意し、これらと CPU 上で実行される SW を入力して、システム全体でシミュレーションするものである。

このコシミュレータは既存の HDL シミュレータや既存の SW 開発環境ツールを組み合わせて構成していることが多いため、HW, SW それぞれの設計者にとってあらためてツールの操作法を覚える必要がない。また、現在使用しているツールや過去の設計資産をそのまま利用できる場合もある。

シミュレーション方式から見ると、HW/SW コシミュレータは、3 とおりに大別される（図 3）。




図 3. HW/SW コシミュレーション手法 HW/SW コシミュレータを、シミュレーション方式で大別すると 3 とおりに分類できる。  
Hardware/software cosimulation method

シミュレーション方式①は、CPU、周辺論理回路そしてアプリケーション SW までのすべてが、C 言語でモデル化されている。方式②は、CPU とアプリケーション SW は C 言語でモデル化されているが、周辺論理回路は HDL モデルを用い HDL シミュレータ上で動作させ、CPU 部と HDL シミュレータが通信および同期をとりながらシミュレーションが進む。方式③は、CPU、周辺論理回路とも HDL でモデル化されており、アプリケーション SW も HDL シミュレータが読めるフォーマット（実際の中身は、ターゲット CPU のマシン語の羅列）に変換して、すべてを HDL でシミュレーションするものである。一概には言えないが、方式③より②、①になるほどシミュレーションの処理速度は速くなる（表 1）。

一方、CPU のシミュレーションモデルだけを考えても、

表 1. HW/SW コシミュレーション処理速度の比較  
Hardware/software cosimulation speed ratio

項目	方式③	方式②	方式①	CPU デバイス
処理速度 (サイクル/s)	10	200~2 k	200 k	50 M
比	$\frac{1}{10^7}$	$\frac{1}{10^6} \sim \frac{1}{10^5}$	$\frac{1}{10^3}$	1

単に命令を逐次実行する命令セットモデル、パイプラインまで考慮しサイクル精度を上げたサイクルアキュレートモデルがある。当然、精度とシミュレーション速度はトレードオフの関係にあるため、精度が上がればシミュレーションの処理速度は低下する。

HW/SW コシミュレータの処理速度は、実デバイスの速度に比べてけた違いに遅い。そのため試作した HW を用いた ICE (In-Circuit Emulator) を使って、SW のデバッグに慣れている SW 設計者にとっては、結果が出るまでの TAT (Turn Around Time) が待てないのが実状である。一方、HW 設計者においては、HDL シミュレータが終了するまで相当な時間を費やしている。

したがって、現在の HW/SW コシミュレータは HW 設計者向けのものと言える。では、何が HW 設計者にとって有効であるかというと、従来では対 CPU との信号を想定して設計者がテストベクタ<sup>(注4)</sup>を作成していたが、実際のアプリケーション SW を実行させることで、その結果として、テストベクタが自動生成されるため、テストベクタ開発リソースの軽減ができるところである。また、実アプリケーション SW を用いているため、よりシステムに近い HW のデバッグもできるようになる。

一方、SW 設計者にとってみると、結果が出るまでの時間を考へるならば、マシン語レベルで約 200~1,000 ステップ程度のデバイス ドライバ SW のデバッグには有用である。

当社では、方式①を取っている ASVP (Application Specific Virtual Prototype) Lab<sup>(注5)</sup>用の TX39 プロセッサ モデルを用意し、SW デバッグ用 MULTI<sup>(注6)</sup>とつながる HW/SW コベリフィケーション環境を構築した（図 4(a), 図 5）。引き続き、他の TX シリーズにも移植を進める計画である。

方式①としては、ASVP Lab の他に ArchGen<sup>(注7)</sup>があり、プロセッサはもちろんのこと周辺論理回路の HW も、状態遷移図を書くことで C 言語モデルの自動生成が可能である（図 4(b)）。この自動生成された C 言語モデルは RTL-C<sup>(注8)</sup>と呼ばれており、サイクルアキュレートなモデル（精度を上げたシミュレーションモデル）になっている。そのため、表 1 の①の値よりシミュレーション速度は 1 けた程度遅くなる。

一方、実際 LSI を開発するためには HW 側を HDL (RTL) で記述する必要があり、部分的に HDL モデルが現れるトップダウン設計を行うのが至極当然である。また HW -IP に C 言語モデルが付いていないことも多い。

そのため当社としては、これらの場合も想定し、方式②


(注 4) LSI の機能・論理シミュレーションのときに、各入力端子に対して印加する論理 0 や 1 の入力値を羅列したもの。

(注 5) ASVP Lab は、米国 CAE Plus 社の商標。


(注 6) MULTI は、米国 Green Hills Software 社の登録商標。

(注 7) ArchGen は、米国 CAE Plus 社の商標。

(注 8) RTL-C は、米国 CAE Plus 社の商標。



(a)HW/SWコベリフィケーション環境



(b) C言語モデル作成ツール

図4. TX39を用いたASVP LabとArchGenによるコベリフィケーション環境 (a)は当社が構築した方式①によるHW/SWコベリフィケーション環境 ASVP Labを、(b)はC言語モデル作成ツール ArchGenを示す。

Hardware/software verification environment for ASVP Lab and ArchGen with TX39 C model




図5. TX39を用いたASVP Labの実行例 TX39を用いたASVP Labの実行画面を示す。

Example of execution of ASVP Lab with TX39 C model

をとっている SeamlessCVE<sup>(注9)</sup>用の TX39 モデルを用意している。同じく SW デバッガ XRAY<sup>(注10)</sup>や GNUPro<sup>(注11)</sup>に付随する C コンパイラー<sup>(注12)</sup>とつながり、HW 側のシミュレータである Verilog-XL<sup>(注13)</sup> ( for Verilog-HDL ( RTL ) ) や ModelSim<sup>(注14)</sup> ( for VHDL ( RTL ) ) と通信および同期をとりながらシミュレーションが進む HW/SW コベリフィケーション環境も構築した ( 図 6, 図 7 ) 。

現在提供中の TX39 プロセッサモデルは命令セットレベ




図6. TX39を用いたSeamlessCVEによるHW/SWコベリフィケーション環境 当社が構築した方式②によるHW/SWコベリフィケーション環境 SeamlessCVEを示す。

Hardware/software verification environment for SeamlessCVE with TX39 C model



図7. TX39を用いたSeamlessCVEの実行例 TX39を用いたSeamlessCVEの実行画面を示す。

Example of execution of SeamlessCVE with TX39 C model

ルであるが、サイクルアキュレートモデルも開発を進めている。その場合シミュレーション速度は1けた程度遅くなると想定している。

#### 4 HW/SW コベリフィケーション環境の効果

当社の主要 IP の一つでもある RISC プロセッサ TX39 の高速シミュレーションモデルを用意することで、従来よりも 2~3 けた速いシミュレーションができるようになった。この検証環境を用いると、HW 試作前に SW を含めたシステム全体の検証が効率的に行え、テストベクタ開発のリソース軽減ができる。

この結果、設計初期段階で機能や性能の見積り精度が上がり、設計時の開発工程の後戻りによるムダも大幅に減少でき、従来手法に比べて設計期間がほぼ半減する ( 図 8 ) 。

(注9) SeamlessCVE は、米国 Mentor Graphics 社の商標。

(注10) XRAY は、米国 Mentor Graphics 社の登録商標。

(注11) GNUPro は、米国 Cygnus Solutions 社の商標。

(注12) C 言語で記述されたソフトウェアを実行するときに、CPU がわかる機械語に翻訳するソフトウェアのこと。

(注13) Verilog-XL は、米国 Cadence Design Systems 社の商標。

(注14) ModelSim は、米国 Mentor Graphics 社の商標。




図8. HW/SW コベリフィケーション環境を使用することによって得られる効果 HW/SW コベリフィケーション環境を使用することにより、従来手法に比べて設計期間がほぼ半減する。

Effects obtained by using hardware/software verification

## 5 あとがき

当社における HW/SW コデザイン環境とコベリフィケーション環境の取組みについて述べた。しかし、ツール自身がいくら良くなつたとしても、それで良いシステム LSI が開発できるものではない。ツールを使用するのは設計者、すなわち人間である。

システム LSI のうちには CPU、メモリ、各種 HW-IP とともに CPU 上で実行されるアプリケーション SW なども実

(注15) セルのマスクパターンから回路シミュレーション用接続記述を抽出し、さらにその回路シミュレーション用接続記述から回路シミュレーションを通して論理シミュレーション用セルの遅延情報を抽出する一連の作業。

装されるため、多様の文化をもつた設計者が介在してシステム LSI ができ上がっている。例えば、HW 設計者と SW 開発者を比べると、前の例にもあるように、許容できるシミュレーション実行時間も違えば、ツール購入の際の金銭感覚も異なっている(HW 設計用ツールは数千万円なのにに対し、SW 設計用ツールは数十万円である)。

また CPU コアの設計者と ASIC プリミティブセル(AND, OR やフリップフロップのような基本セル)設計者を比べてみても Characterization<sup>(注15)</sup>の考え方たも違う。さらに ASIC のデザインキット担当者は、顧客サポートのためのツールの横展開を念頭におくが、ASSP (Application Specific Standard Product) 開発担当者は自分が開発できるツールさえそろっていればよいと考えている。

つまり、システム LSI のインテグレーションを言い換えるならば、人間どうしがもっている異文化のインテグレーションである。異文化をもつ多数の設計者が、互いの文化をわかり合い吸収できる環境を整えることこそが、コンピュータオンシリコン時代の設計環境構築のために、真っ先にやらねばならないことである。

今後はこの連携をいっそう強め、市場動向に遅れることなくニーズに合った設計検証環境を提供していく所存である。

中嶋 弘明 NAKAJIMA Hiroaki

COS 事業推進部 COS 技術推進第三部主務。  
RISC-ASIC の応用技術に従事。電子情報通信学会会員。  
COS Div.

