

# 1/4 インチ VGA CMOS センサ

1/4-inch, VGA-Format, CMOS Image Sensor

宮川 良平  
MIYAGAWA Ryohei

特集 II

低電圧単一電源駆動、低消費電力であり、駆動タイミング回路をオンチップ化ができることなどにより、CMOS（相補型金属酸化膜半導体）イメージセンサが注目されている。このCMOSイメージセンサはカメラシステムを小型化でき、携帯端末、パソコン用カメラなどのマルチメディアへの応用が期待される。当社は、CMOSイメージセンサの技術的課題である、画素アンプで発生する固定パターン雑音の抑圧と画素サイズの微細化を解決することにより1/4インチ光学型VGA<sup>(注1)</sup>フォーマットのCMOSイメージセンサの開発に成功した。

Because of its low power consumption, single low-voltage drive, and on-chip timing control function, the development of the CMOS image sensor has attracted considerable attention. This sensor's capabilities make it possible to fabricate a very small camera system that can be applied to mobile computers, TV phones, PC cameras, and so on.

Two difficult problems were encountered in relation to the CMOS image sensor: fixed pattern noise, and pixel size shrinkage. We have overcome these problems and succeeded in developing the 1/4-inch, VGA-format, CMOS image sensor.

## 1 まえがき

近年の半導体技術の急速な進歩で、画像情報のデジタル化やデジタル処理が安価にできるようになってきた。これにより、個人で電子画像を加工・編集・蓄積するパソコン電子映像の時代が到来した。将来の個人画像情報の1/2以上は、屋外のモバイル機器上で画像ピックアップおよび前処理が行われるものと予想される。これは、室内より屋外のほうが圧倒的に必要とする情報が多いからである。

画像ピックアップデバイスをモバイル機器に搭載することを考えると第一に低消費電力化が要求される。これにより、低消費電力を武器に半導体製品の90%以上を占めているCMOS技術を用いたCMOSイメージセンサが現れるのは必然なりゆきであろう<sup>(1)</sup>

増幅型画素を用いるCMOSセンサの克服すべき課題は、画素内アンプの不均一性による固定パターン雑音と、画素内に増幅機能を附加することにより画素サイズが大きくなるという問題であった。イメージセンサとして固定パターン雑音は感度および信号と雑音の比(SN比)を低下させるもので、画素サイズは解像度を制限するものであり、この2点がCMOSセンサの技術課題であった。

## 2 CMOS センサの構成

図1に、CMOSセンサのブロック構成およびセンサ機能の概念を示した。CMOSセンサは、画素の配列からなる画素領域、画素の信号を取り出すための垂直・水

(注1) 米国IBM社が定めたグラフィックス表示規格(640×480)。




図1. CMOS センサのブロック構成 CMOS センサの特長は、画素内で光信号を増幅する点である。

Configuration of CMOS imager

平走査回路、最大の課題である固定パターン雑音を除去するノイズキャンセル回路と読み出し回路の出力アンプからなる。

光学レンズで集光された光は画素内のフォトダイオード(PD)で電子を生成する。光生成電子はPDに一定期間ためられ、光量に応じてPDの電圧を変化させる。この電圧信号

は画素アンプで増幅され画素信号となる。垂直走査回路で選択された行の画素から画素信号がノイズキャンセル回路に送られ、固定パターン雑音を除去する。

固定パターン雑音が除去された信号はノイズキャンセル回路内で保持され、水平走査回路によって時系列に読み出され、出力アンプで増幅されて画像信号として出力される。

### 3 固定パターン雑音の抑圧

#### 3.1 ノイズキャンセル回路

前述のように、CMOS センサは各画素内に画素アンプをもち、この画素アンプの出力オフセットのバラツキにより固定パターン雑音が生ずる。この雑音が CMOS センサの最大の雑音であり、原因は MOS トランジスタのしきい値  $V_{th}$  のバラツキである。現在 30 mV 程度であり、これを問題ないレベルにするには 1/300 以下 (0.1 mV 以下) に抑圧する





図2. ノイズキャンセル回路の例 (a)は差動増幅型、(b)は相関二重サンプリング型を示す。いずれも目標の 1/300 以下の雑音抑圧効果の達成は難しい。

Examples of noise canceler circuits

必要がある。

ノイズキャンセル回路はこの雑音を抑圧するものである。ノイズキャンセル回路の原理は信号レベルと PD をリセットした直後のリセットレベルとの差分をとり、画素アンプのオフセットを抑圧するものである。

図2によく用いられるノイズキャンセル回路を示す。(a)は信号レベルとリセットレベルをそれぞれ別のキャパシタ (C<sub>s</sub>, C<sub>r</sub>) に蓄積し、外部の作動アンプで差をとる方法である。(b)は相関二重サンプリング回路である。雑音が出力されているとき、クランプトランジスタ M<sub>c</sub>を ON し、信号が出力されているときホールドトランジスタ M<sub>h</sub>を ON することで雑音を除去する。

従来、これらのノイズキャンセル回路には次のような懸念される点がそれもあり、1/300 以下という雑音抑圧効果が得られるかわからない不安があった。

(a)の場合、信号レベルとリセットレベルの出力経路が異なり、それぞれの回路要素の製造ばらつきがある。一方、(b)の場合は、信号レベルとリセットレベルを取り込むことで入力容量が異なるため、画素アンプの帯域を十分大きくすることが必要になる。

上記2点を考慮した結果、当社が検討した回路を図3に示す<sup>(2)</sup>。この回路は電荷のスライスを利用したもので、当社ではハイビジョンカメラ用 2/3 インチ 200 万画素スタック CCD (電荷結合素子) で実績があり、雑音抑圧効果は実証済みである。

動作を以下に述べる。M<sub>t</sub>, M<sub>j</sub>を ON し、C<sub>i</sub>と C<sub>j</sub>のキャパシタをプリセットする。信号レベル出力期間に C<sub>i</sub>に負方向のパルスを印加し、M<sub>i</sub>のチャンネル電位  $\phi_s$  を超えた電荷を C<sub>i</sub>に転送する。その後、C<sub>i</sub>に転送された電荷を採出するため M<sub>i</sub>を ON し、C<sub>i</sub>から転送された電荷を排出する。そしてリ




図3. 開発したノイズキャンセル回路 (電荷減算タイプ) 電荷領域でリセットレベルと信号レベルを減算するため、雑音抑圧効果がよい。Newly developed noise canceller (charge domain type)




図4. 雜音抑圧効果 雜音抑圧によりきれいな再生画像が得られている。

Noise reduction effect

セットレベル出力期間に再び  $C_i$  に負方向のパルスを印加し、 $M_i$  のチャネル電位  $\phi_r$  を超えた電荷を  $C_i$  に転送する。 $C_i$  に転送された電荷は信号とリセットの電圧差と  $C_i$  の積となり、雑音が正確に差し引かれる。

この動作からわかるように、このノイズキャンセル回路は電荷領域で差分をとっている。信号、雑音の現れかたによっては、 $M_i$  を p-MOS とし、 $C_i$  に印加するパルスを反転パルスにしなければならないことは容易にわかる。

### 3.2 雜音抑圧効果

ノイズキャンセル回路を搭載した CMOS センサを用いたカメラにより、雑音抑圧効果を評価した。その再生画面を図4に示す。これは、雑音抑圧ありとなしを比較したものである。入射光のない状態での固定パターン雑音を測定した結果、0.1 mV 以下(測定限界以下)に抑圧されていることが確認できた。

なお、測定での注意点は、ノイズキャンセル回路に入力される雑音と信号が、0.1 mV の精度で垂直信号線に現れているかを確認することである。




図5. 画素タイプの比較 画素回路の方式により、画素寸法を決める最小レイアウトが異なる。

Comparison of pixel circuit types

レイアウトの点からいいうとキャパシタ選択タイプが有利であるが、キャパシタ選択タイプは画素内にキャパシタを形成するため、製造プロセスが複雑化する。そこでトランジスタ選択タイプを選んだ。

最小レイアウトのトランジスタ選択タイプの場合の例を




図6. 画素レイアウトの例 トランジスタ選択タイプのレイアウトを示す。棒状のレイアウトが最小になることがわかる。

Example of pixel layout

## 4 画素の微細化

CMOS センサは従来用いられている CCD センサと比べて、画素アンプや画素の選択手段など、画素内の構成要素が多いいため、小さな画素を作る技術が重要である。イメージセンサは光学型のサイズから画素領域が決まるため、微細な画素であればそれだけ高解像度が達成できる。図5に検討した画素回路タイプの例を示す。

画素内には PD とアンプ以外に、画素の選択手段と PD のリセット手段が最低必要である。画素の選択手段と PD のリセット手段により 3 種類に分類した。トランジスタにより選択するタイプ、キャパシタにより選択するタイプ、キャパシタにより選択しつつ同時に PD をリセット手段として利用するタイプを考えた。各タイプは画素内の回路ごとに、構成要素数、最小レイアウトを検討したものである。

図6に示す。レイアウト図の白色部が接合領域を示し、斜線部がトランジスタのゲート領域、網かけ部が素子分離領域を表している。これからわかるように棒状の配置が最小のレイアウトとなる。

ところが、この縦長レイアウトではPDのピッチが水平、垂直方向で異なることになる。そのため、画素サイズを最小化するために基本的に棒状構造とし、全画素を単純に均一に配置することをしないでレイアウト上のくふうをし、PDのピッチが垂直、水平方向で同じになるようした。

その結果、 $0.6\text{ }\mu\text{m}$  の最小設計サイズで $5.6\text{ }\mu\text{m}$  正方画素を実現できた<sup>(3)</sup>。CMOSセンサとして世界最小の画素サイズになっている。さらに1998年2月の国際固体電子回路会議(ISSCC)において、キャパシタ選択タイプで高度な製造プロセスを用い $3.7\text{ }\mu\text{m}$  正方画素までできることを示した<sup>(4)</sup>。

## 5 素子の特性

表1に素子の主な特性を、図7にはチップ写真を示す。 $5.6\text{ }\mu\text{m}$  正方画素の実現により、1/4インチ光学型VGAフォーマットのイメージセンサを開発できた。製造プロセスは $0.6\text{ }\mu\text{m}$  CMOSプロセスを用いている。フレーム周波数は30Hzの全画素読出しであり、パソコン(PC)モニタとの相性がよい。ノイズキャンセル回路搭載によりCMOSセンサ最大の課題であった固定パターン雑音を $0.1\text{ mV}$ 以下に抑圧できた。電源は $3.3\text{ V}$  単一電源の駆動ができ、消費電力は $30\text{ mW}$ と、CCDに比べ $1/10$ と非常に小さい。このため、携帯

表1. 1/4インチVGA CMOSセンサの主な仕様

Specifications of 1/4-inch VGA CMOS imager

項目	仕様
光学型	1/4インチ
色フィルタ	原色、ベイヤー配列 (Green 市松 Red Blue 順次配列)
総画素数(有効画素数)	$692(\text{H}) \times 504(\text{V})$ ( $659(\text{H}) \times 494(\text{V})$ ) VGA フォーマット
画素サイズ	$5.6\text{ }\mu\text{m} \times 5.6\text{ }\mu\text{m}$
イメージサイズ	$3.6\text{ mm(H)} \times 2.7\text{ mm(V)}$
感度	$350\text{ mV}$ ( $100\text{ nt}$ , $F1.4$ )
SN比	$55\text{ dB}$
飽和出力	$600\text{ mV}$
固定パターン雑音	$<0.1\text{ mV}$ (室温)
フレーム周波数	30Hz 全画素読出し
電源	$3.3\text{ V}$ 単一電源駆動
消費電力	$30\text{ mW}$
付加機能	電子シャッタ ( $1/30 \sim 1/10380\text{ s}$ ) $60\text{ Hz}$ , $2\text{ H}$ ライン間引き読出しモード
製造プロセス	$0.6\text{ }\mu\text{m}$ CMOSプロセス

$\text{nt} = \text{cd}/\text{m}^2$ ,  $F$ : カメラレンズの絞り値,  $H$ : 水平,  $V$ : 垂直




図7. チップ写真　画素領域周辺の左右に駆動回路、下側にノイズキャンセル回路、上側にタイミング制御回路が配置されている。  
Chip photograph

端末やPC用カメラなどのマルチメディア応用に最適である。

## 6 あとがき

今後のCMOSセンサの展開としては、イメージセンサ周辺システムをオンチップ化し、より小さく安価なマルチメディア応用のカメラシステムを提供していきたいと考えている。

また、PD構造をリーク電流の発生しないCCDと同じ埋込み構造として、感度を含むすべての特性で従来のCCDセンサを凌駕(りょうが)する。それにより、超低消費電力のムービーカメラ、デジタルカメラなどへの応用が開け、高画質かつ軽量で手軽に使えるカメラを提供していきたい。

## 文 献

- E. R. Fossum. "Active pixel sensors—Charge Coupled Devices and Optical Sensors III, Proc. SPIE, 1900 1993, p.2-14.
- 松長誠之, 他, CMOSイメージセンサーのノイズキャンセル回路, 映像情報メディア学会技術報告, 22, 3, 1998, p.7-11.
- Oba, E., et al. "A 1/4 Inch 330k Square Pixel Progressive Scan CMOS Active Pixel Sensor" ISSCC Digital of Technical Papers, 1997, p.180-181.
- Ihara, H., et al. "A  $3.7 \times 3.7\text{ }\mu\text{m}^2$  Square Pixel CMOS Image Sensor for Digital Still Camera Application" ISSCC Digital of Technical Papers, 1998, p.182-183.



宮川 良平 MIYAGAWA Ryohei

システムLSI事業部 LSI技術第五部主査。  
固体撮像素子の開発に従事。映像情報メディア学会会員。  
System LSI Div.