

先端デバイスを支えるパッケージ技術

Advanced Packaging Technologies for High-End Devices

蛭田 陽一
Y. Hiruta

藤津 隆夫
T. Fujitsu

半導体デバイスが高集積化、高性能化していく中で、高性能で高密度な実装を可能にするパッケージの実現が求められている。当社は、デバイス性能を十分引き出し、かつ多ピンの半導体デバイスへ展開できるパッケージとして2種類のBGA (Ball Grid Array)を開発した。一つはTAB (Tape Automated Bonding) 技術を適用したT-BGA (Tape BGA)であり、もう一つはフリップチップ技術によるP-BGA (Plastic BGA ; 以下、フリップチップBGAと呼ぶ)である。フリップチップ技術は600ピンを超える多ピン領域に適用する。またメモリデバイスでも、性能の向上と高密度実装の要求を満たすためパッケージのBGA化を進めている。

The ball grid array (BGA) has become the main package for high-performance and high-pin-count devices. The tape BGA (T-BGA) and plastic BGA (P-BGA) were developed utilizing tape automated bonding (TAB) and flip chip technologies, respectively. Flip chip technology is applied to BGAs with a pin count of higher than 600 pins. BGAs for memory devices are under development to realize high-performance and high-assembly-density devices.

1 まえがき

先端デバイスで使用されるパッケージは、最近急激な変化を遂げている。特にパッケージの小型化、高密度実装を実現するパッケージとして、BGAが注目されている。当社では、高密度実装用BGAとして、T-BGAとフリップチップBGAを開発した。ここでは、最近のパッケージの動向、新しいパッケージであるBGAについて述べる。

2 パッケージはエリア端子へ

パッケージ形態は、半導体チップの高集積化、高性能化に伴って、デバイスの性能を十分引き出すために進歩してきた。当社のラインアップ計画を図1に示す。

当社のパッケージは、外部接続密度の向上のためBGAを、内部接続密度の向上のためには微細ピッチのTAB技術、およびエリア型フリップチップ技術を採用している。図2にパッケージの変遷を示す。

1980年代後半にはSOJ、TSOPおよびQFPなどの表面実装型パッケージが開発され、ボードレベルでの実装密度を高めた。QFPやTCPのように、パッケージ周辺に接続端子をもつパッケージは、リードピッチを0.65mm、0.50mm、0.4mmと微細化を図り、現在、0.25mmの微細ピッチも実現している。しかし、パッケージリードの微細化は、パッケージのボードへの実装を難しくするため、実装が容易で多ピン化が図れるパッケージとして、BGAが開発されている。BGAのボールピッチは1.27mmが中心であるが、これ




図1. 当社のパッケージラインアップ計画 少ピン領域は、従来のリードフレームパッケージに加えて小型BGAを用意した。多ピン化はT-BGAとフリップチップBGAにより達成する。

Package lineup plan in Toshiba

も1.0mm、0.8mmと微細化する。

パッケージの内部接続も、ピッチの微細化を進めている。内部端子の接続密度の動向を図3に示す。当社は、ワイヤボンディングに続く接続密度向上技術としてTAB技術に注力しており、TABの接続ピッチは現在60μm、接続密度は6.6パッド/mm²が達成されている。ワイヤやTABによる接続技術は、チップ周辺に接続パッドを設けて接続するため、狭ピッチ化による接続密度の向上には限界があり、さらなる高密度接続は、エリア型のフリップチップ接続技術で実現する。




図2. パッケージの変遷 1980年代にはQFPなどの表面実装型パッケージが実用化され、リードの微細化が進んだ。90年代の始めには、高密度実装が可能なBGAが登場した。

Trend in packages




図3. 内部接続密度の動向 ワイヤボンディングやTABのようなチップ周辺接続と比較して、エリア型フリップチップ接続の接続密度は飛躍的に向上する。

Trend in interconnection density

今回、ASIC (用途特定IC) 用にTAB技術を用いたT-BGAとフリップチップ技術を用いたフリップチップBGAを開発した。また、次世代のメモリ用にBGAのパッケージ開発も進めている。

3 T-BGA

図4に開発したT-BGAの外観を示す。このパッケージは、当社のTC190G以降のASICに使用されている。これを、




図4. T-BGA 今回開発した420ピンT-BGAで、当社のTC190G以降のASICに使用している。

当社のミニノートパソコン“Libretto50”に採用し、携帯性に優れた小型・高性能のパソコンを実現した(図5)。

T-BGAは内部接続にTAB技術を使い、パッケージ材料としてはTABテープを使用している(図6)。補強のためのスティフナ(補強材)とカバープレート、接続端子としてはんだボールがある。組立ては、チップ上のAuバンプへのTABリード接続、カバープレートのはり付け、はんだボールの搭載の順にする。TABリード接続部分へは樹脂のポッティングをし、内部接続部分を補強する。内部接続では、




図5. Libretto50とその実装ボード ASICをT-BGAにより実装し、小型・高性能のサブノートパソコンを実現した。
Libretto50 and system board




図6. T-BGAの構造 テープにチップをTAB接続している。TAB接続部は樹脂のポッティングにより補強、ボンディングピッチは60 μ m、ボールピッチは1.27mmである。
Structure of T-BGA

Auバンプの高さばらつきの制御と、テープ材の加工精度向上により60 μ mピッチの接続を実現し、さらに微細化を進めている(図7)。

カバープレートは、パッケージの取扱いやすさと放熱効果向上のために用いている。カバープレートの採用により、熱抵抗を従来のQFPより半減することができた(図8)。熱




図7. TAB接続 Auバンプへテープのリードを接続する。50 μ mピッチまで開発を終了している。テープ補強のためにスティフナを接着している。
Fine-pitch TAB technology

ストレスによるはんだボールのひずみを緩和するため、カバープレートは4点だけでスティフナに接着している。接着剤は、パッケージのボード実装時のリフロー加熱に耐えられるよう、ヤング率が大きく高温でも接着力が保持できるものを開発した。

表1に当社のT-BGAのラインアップを示す。ボールピッチとしては1.27mmと1.0mmをそろえている。




図8. T-BGAの熱抵抗 カバープレートの採用により熱抵抗を従来のQFPの約1/2にすることができた。
Thermal resistance of T-BGA

表1. T-BGAラインアップ
Lineup of T-BGAs

パッケージサイズ	ボールピッチ					
	1.27 mm			1.0 mm		
	4セル列	5セル列	6セル列	4セル列	5セル列	6セル列
27 mm ²	256	300	336	400	480	576
31 mm ²	304	360	400	480	576	672
35 mm ²	352	420	480	464	560	648
40 mm ²	416	500	576	544	660	768

表中の数字はピン数を示す。

4 フリップチップ BGA

TABによる接続よりも高密度接続を実現するために、フリップチップBGAを開発した(図9)。このパッケージは、TC240G以降のASICに使用する。図10にパッケージ構造を示す。内部接続は、接続ピッチ350 μ m(接続密度8.0/mm²)のはんだバンプによるエリア接続である。パッケージ材料には、微細配線が可能なビルドアップ基板を採用した。バンプは共晶はんだ(図11)を使用し、フリップチップの組立て技術を開発した。

共晶はんだバンプは、高融点はんだに比べてメッキ時の組成安定性が高く、接続時のぬれ性がよい特長をもつ。フ




図9. フリップチップ BGA フリップチップ接続後(左), カバープレート取り付け後(中央), ボール面(右)を示す。

Flip chip BGA




図10. フリップチップ BGA の構造 内部接続に、はんだバンプのフリップチップ技術を採用した。パッケージ材料はビルドアップ基板を使用している。

Structure of flip chip BGA




図11. エリアはんだバンプ メッキ法による共晶はんだバンプ形成法を開発した。

Area solder bump

リップチップ BGA では、接続部の信頼性確保のために、チップとビルドアップ基板の間に樹脂を充填(てん)している。ビルドアップ基板のコア部分に電源プレーンを配置し、信号線の配線は微細なビルドアップ部で行うことにより、高性能のパッケージを実現することができた。今後、バンプピッチをさらに微細化して接続密度の向上を図り、1,000ピン以上のデバイスにも対応する。

5 メモリパッケージ

メモリパッケージでも、実装の容易性の点から BGA が採用されていくと考えられる。試作したメモリ用 BGA を図12に示す。パッケージ基板としては、プリント基板またはテープを使用する。内部接続にはフリップチップ接続またはワイヤボンディングを使用する。フリップチップ接続は、動作周波数が 250 MHz を超える高速の SRAM に使用する。




図12. メモリ用 BGA 高速メモリ用に BGA を開発した。基板は内部接続法に合わせて、プリント基板およびテープ基板を使用する。

Memory BGA

6 あとがき

現在、パッケージは、従来の周辺リード型のパッケージから、BGA のようなエアリア型のパッケージへと進化する大きな転換点に至っている。当社は、チップ性能の向上に合わせて、高性能なデバイスを高密度に実装できる新しいパッケージを開発し、使いやすいデバイスを提供していく。



蛭田 陽一 Yoichi Hiruta

半導体生産技術推進センター 半導体組立技術部グループ長、工博。先端パッケージの開発、特にフリップチップ技術開発に従事。応用物理学会、SHM、IEEE 会員。Semiconductor Manufacturing Engineering Center



藤津 隆夫 Takao Fujitsu

半導体生産技術推進センター 半導体組立技術部部長。パッケージ開発と量産展開を統括。EIAJ 半導体標準化委員会幹事。Semiconductor Manufacturing Engineering Center