

IC カードは、海外では 1980 年代から使用されてきたが、ここに来て全世界的に普及するきざしを見せはじめている。当社でも IC カードの開発を 80 年代から手掛けている。

ここでは特に IC カードに使用される LSI を中心に、IC カード用 LSI 製品のラインアップ、プロセス、LSI のセキュリティ技術、サイト（カードの製造工場）セキュリティについて取り上げる。これからの課題としては、製品のラインアップ面では、現状の 8 ビット CPU を内蔵した製品以外に、ハードウェアの機種依存性をなくすために JavaCard^(注1) カードに対応できる製品の開発が必要である。プロセスの面では、より高性能な LSI とするために、シュリンク（縮小化）を進める必要がある。セキュリティ技術の面では、偽造防止のために周波数検知回路、温度検知回路、電圧検知回路を内蔵し、アタッカ（不正な解析者）の技術より一歩進んだ改ざん、偽造を防ぐ耐タンパ回路を取り入れる必要がある。

IC cards have been in use in various countries since the 1980s, and will soon be diffused worldwide. Toshiba has been developing IC cards since the 1980s.

This paper describes our IC card LSI lineup and processes, LSI security technologies, and site security. With regard to the LSI lineup, although the 8-bit CPU is currently used, LSIs that can be used for a JavaCard must also be rapidly developed. In connection with processes, chip shrinkage technology must be introduced to realize higher performance. And in the realm of security, frequency detection, temperature detection and voltage detection need to be implemented in IC card LSIs.

1 まえがき

IC カードは 80 年代に、欧州、特にフランスでテレホンカードとして使用されたのが最初である。これに使用された LSI には CPU などのコントローラは搭載されず、不揮発性メモリ^(注2)と書き込み・読出し回路を 1 チップ化した単純なものであった。日本では、テレホンカードに磁気ストライプのものが導入され、それによるインフラが整備されたため、IC カードタイプのテレホンカードの普及が遅れた。しかし、磁気ストライプのカードでは特別な方法によりデータが視認でき、偽造などの被害が発生したため、また海外での IC カードの発展もあり、IC カードへ切り換える動きが出てきた。

2 IC カード用 LSI の動向

2.1 製品のラインアップ

IC カードにはデータをリーダーライタと端子を接触させてやり取りする接触式カードと、非接触でデータをやり取りする非接触式カードがある。非接触式カードは仕様が各社各様であるために、現在 LSI は主にカスタム用として開発している。ここでは、仕様が明確になっている接触式カー

ドについて述べる。

IC カードの用途は、大きく三つに分類できる。それに対応する当社の LSI を示したのが表 1 である。ローエンドモデルは単純なポイントカードであり、使用する不揮発性メモリ容量も少なく済むものである。

ハイエンドクラスは、主に金融、バンキング、保険証などメモリ容量がより大きく、またセキュリティも最高のものが要求される。ミドルクラスは、この両者の中間に位置するものである。

表 1. IC カードの用途と当社 LSI 対応

IC card applications and corresponding Toshiba LSIs

用 途	当社 LSI
[ハイエンドクラス] 銀行（キャッシュカード）、EC カード、 健康カード（病院の診療記録など）	T6N29A その他、新製品開発中
[ミドルクラス] ID カード	T6N20A, T6N24 その他、新製品開発中
[ローエンドクラス] テレホンカード、ポイントカード	T6N32, T6N22A その他、新製品開発中

EC: Electronic Commerce（電子商取引）、ID: Identification Data

(注 1) JavaCard は、米国 Sun Microsystems 社の商標。

(注 2) EEPROM (Electrically Erasable and Programable ROM) および FRAM (Ferroelectric RAM)。

当社の IC カード用 LSI は、基本的に 8 ビット CPU をコントローラとして、その周りに不揮発性メモリ、システム全体をコントロールするプログラムを内蔵するマスク ROM、途中計算結果などを保存する RAM を配置した構成にしてある。その他、ハイエンドクラスでは暗号を使用してデータの改ざんなどを防ぐ必要があり、そのためのコプロセッサを内蔵している。現在では、公開鍵(かぎ)暗号方式が使用される可能性が高く、この暗号データが 1,024 ビットと演算量が大きく、ソフトウェア的に処理すると時間がかかりすぎるため、専用の計算回路を内蔵している。また、偽造対策としては、耐タンパ(tamper resistance)回路を内蔵している。現在、世界的に CPU は、インテル系 8051 の改良品と、モトローラ系 6805 の 2 種類が使用されている。当社は前者に近い Z80^(注3)を CPU として採用している。これは、Z80 がかなり知名度があり、開発用ツールなどが豊富にあるためと、CPU のコアサイズが比較的小さいために採用した。よく知られているように、CPU をコアにすると解析されやすいのではないかと懸念については、簡単には偽造できないように対策してあるので偽造はほぼ不可能となっている。


システム動向としては、現在、各社ごとに異なる LSI を使用するとき、開発環境をそのたびに変更する必要があるが、このような不都合をなくすために、開発言語として Java^(注4)を使用するようになると考えられる。Java のアプレットと言われるプログラムを IC カードに乗せて動作させるが、これは中間言語であり、カードはそのアプレットを解釈しながら動作する必要があるため、そのために必要な処理能力はより高いものとなる。これに対して 8 ビット CPU では困難であり、16 ビット、32 ビット CPU を使用したシステムに移行すると考えられる。

2.2 LSI プロセス技術

現在、当社では最新の CMOS、プロセスルール 0.6 μm 一層ポリシリコン EEPROM または、プロセスルール 0.6 μm 二層ポリシリコン EEPROM で量産対応している。図 1 に一層ポリシリコン EEPROM、図 2 に二層ポリシリコン EEPROM の断面構造を示す。一層ポリシリコン EEPROM は電荷を保持するフローティングゲートを一層ポリシリコンにより形成したもので、二層ポリシリコンで形成したものに比べてプロセスが簡単になる。しかし、メモリセル自体は大きくなるため、不揮発性メモリの容量が 4 K バイト以下のものに使用する。二層ポリシリコン EEPROM ではメモリセルを最適に構成することができるが、一層ポリシリコン EEPROM よりもプロセスが複雑になるため、コストアップになり、チップサイズを小さくする要求が強い 4 K バイト以上のものに使用する。

(注 3) Z80 は、米国ザイログ社の商標。

(注 4) Java は、米国 Sun Microsystems 社の商標。

プロセスルール		0.6 μm
構造		
電圧 (V_{op})		5~1.8 V (20 V)
ゲート酸化膜	トンネル酸化膜	90 Å
膜厚	高耐圧トランジスタのゲート酸化膜	400 Å
トンネル領域		1.2 × 1.0 μm^2
セルサイズ		129 μm^2
スレッシュホールド電圧	消去時	> 0 (注入) V
	ライト時	< -3.0 V
書込みセル電流		> 40 μA

CG : Control Gate SG : Select Gate
FG : Floating Gate N : Negative Layer

図 1. 一層ポリシリコン EEPROM セル構造 二層ポリシリコンで形成したものに比べて、プロセスが簡単になる。

Structure of 1Poly EEPROM cell


プロセスルール		0.6 μm
構造		
電圧 (V_{op})		3~5 V (20 V)
ゲート酸化膜	トンネル酸化膜	90 Å
膜厚	高耐圧トランジスタのゲート酸化膜	400 Å
	酸化膜・窒化膜	250 Å
トンネル領域		1.0 × 0.6 μm^2
セルサイズ		36 μm^2
スレッシュホールド電圧	消去時	> 0 (注入) V
	ライト時	< -3.0 V
書込みセル電流		> 50 μA

図 2. 二層ポリシリコン EEPROM の構造 一層ポリシリコンで形成したものに比べ、プロセスが複雑になるためコストアップになる。しかし、メモリ容量が大きくなるので 4 K バイト以上に使用される。

Structure of 2Poly EEPROM cell

EEPROM に要求される性能としてエンデュランスとリテンション性能がある。エンデュランスは EEPROM に何回データを書込み・読出しをしても問題ないかを示す性能であり、EEPROM では 10^5 回が現在世界の標準である。また、リテンションは書き込んだデータが +85°C で何年消去されずに保持されるかを示す能力であり、現在の世界標準は 10 年である。これらの値は、今後ますます大きく、また長くなっていくものと考えられる。さらに LSI に要求される項目としては、チップの厚みがある。カードに LSI を内蔵するためには、薄いチップが使用者からみれば好ましいのであるが、チップが薄くなればなるほど割れやすくなるので、現在は 250 μm で対応している。非接触カードの場合に

は、チップが完全にカードに入ってしまうために、チップ厚は100 μm 以下にする必要がある。また、将来的には50 μm 以下にする必要がでてくるものと推測される。カードには、持ち歩くためにいつも応力がかかるが、この応力がかかってもチップが割れないためには、経験上、チップ面積は25 mm^2 以下でなくてはならない。高機能化のために素子数増加、チップ面積が増える要因はあるものの減る要因は何もない状況において、今後は、よりいっそうのチップサイズのシュリンクを進めるとともに、チップ面積を縮小させるために、3層アルミ配線により配線エリアを縮小する必要がある。

2.3 LSIのセキュリティ技術

2.3.1 LSI 暗号技術 暗号では、これまで20年以上使用されてきた秘密鍵暗号方式のDES (Data Encryption Standard) に代わり、公開鍵暗号方式が採用されようとしている。この場合、暗号の強度の関係で512~1,024ビット長の鍵が使用されるが、この鍵の生成などを純粋にソフトウェア処理すると、カード内部の8ビットマイコンでは処理時間が膨大なものとなるために、時間短縮のために専用の計算器を搭載する必要がある。この計算器の性能は、現在、512ビットのCRT^(注5)(Chinese Remainder Theorem: 中国人剰余定理)を使わないRSA signature^(注6)の処理時間で比較される。この処理時間は、平均で約200msとなっている(標準化比較条件: 512ビット, RSA signature without CRT)。

今後、より暗号強度を高くするためには、鍵長をもっと長くする必要があり、2,048ビット程度まで伸びるものと推測される。また、現在のものより10倍程度処理速度を向上させるために、方式自体の変更も検討する必要がある。IC自体は98年に現状の4倍に高速化する予定である。ただし、ビット数を大きくせずに、暗号強度を高くすることができ、かつその方式が特許取得されていないと、それが望ましく、その辺について各社検討を進めている。当社では、システム対応も含めて、99年には現状の16倍の高速化対応をする予定である。

2.3.2 耐タンパ技術 現在、開発中のLSIは、磁気カードで発生したような偽造問題が発生しないように耐タンパ回路を内蔵している。耐タンパとはアタッカがLSIを解析し、その動作を解析して、中のデータを改ざん、偽造することを防止する回路、しくみのことで、銀行、クレジットカード用LSIはこのタンパ回路を内蔵していないと採用されない。耐タンパ回路について、さまざまな論文が発表されているが、ここまで実施すればタンパ回路はパーフェクトであるといったことはなく、アタッカの技術の進歩に合わせて、一歩先を進んでいる必要がある。LSIとしても、日進月歩のこのタンパ技術に対応していく必要がある。

(注5) 余り(剰余)演算を高速で行うアルゴリズムの一種。

(注6) 公開鍵暗号方式の一種。

タンパ回路の例としては、①周波数検知回路、②温度検知回路、③電源検知回路などがある。周波数検知回路については、アタッカがCPUへのクロックを1命令ごと入れながら解析する手法をとることが考えられ、この解析を防ぐために低周波検知回路を内蔵している。また、LSIはどんな温度でも動作するというわけではなく、必ず最適な動作温度というものが存在する。この動作温度外になったときに動作が保証できなくなるため、温度検知回路を設け、規格温度外ではLSIの動作を停止させる。同様に規格電圧以外の電圧を印加して動作が不安定になることを防止するために、電源電圧のモニタ回路を内蔵させている。これにより、正常以外の電圧ではLSIは動作しないようにしてある。

以上のような回路のほかに、配線スクランブルがある。アタッカが少しでも解析に手間取るようにアドレスライン、バスラインにスクランブルをかける。また、あるビットは1層目、他のビットは2層目といったように縦方向でもランダムにスクランブルをかけると、解析の困難度が上がる。かつ、耐タンパ性向上のため配線はできるだけ短く、各ブロックを詰めて配置する必要がある。

今後、耐タンパ性能は、先ほども述べたように日進月歩で進化するために、つねに情報を集めてLSIにフィードバックする予定である。

2.4 サイトセキュリティ

ICカード用LSIでは、LSI自体のセキュリティが必要なのはもちろんのこと、LSIを量産する工場のセキュリティも必要である。製造している場所に誰でも自由に入れるようでは論外であり、LSIの途中工程にあるものも、作業終了後は金庫に保管して計数、チェックをする必要がある。不良品も解析の材料にならないとも限らないので破碎し、その証拠を残しておく必要がある。構内、工程にはCCTV (Closed-Circuit TeleVision)などで24時間、監視する必要がある。製品の輸送も厳重にすることが必要で、金融カード用LSIには、金融機関などの現金輸送車と同等なセキュリティ管理が必要である。

3 あとがき

ICカード用LSIとして現状の概要、今後の動向についてまとめた。ICカードがまさにビジネスとして立ち上がろうとしている。このビジネスチャンスに乗れるように市場からの仕様・セキュリティ要求を適宜取捨選択して、関連部門と連携を取りながら、迅速に対応していきたい。



長谷部 信一 Shin'ichi Hasebe

半導体システム技術センター 映像情報システムLSI第一技術部主務。

ICカード用LSIの開発に従事。

Semiconductor System Engineering Center