

# トレンチゲート IGBT とトレンチパワー MOSFET

Trench Gate IGBT and Trench Power MOSFET

角田 哲次郎  
T. Tsunoda

桑原 正志  
M. Kuwahara

船戸 紀秀  
N. Funato

トレンチゲートの MOS パワーデバイスは、従来のプレナ型デバイスでは実現できなかつたきわめて小さいオン電圧とオン抵抗特性を実現可能とする新しいパワーデバイスである。このトレンチゲートデバイスは、オン状態の電流経路に接合型 FET (電界効果トランジスタ) 効果による抵抗成分がないため、トランジスタセルの微細化の限界まで特性改善が可能である。したがって、高性能なデバイス開発には、微細なトレンチ形成が技術ポイントとなる。

当社では、メモリの開発で培ったトレンチ加工技術をベースに、世界トップレベルの微細なトレンチ構造のパワーデバイスを開発した。今後、応用機器の低損失・省エネルギー化に貢献するものと期待している。

Trench gate MOS power devices are new devices which realize extremely small on-state voltage beyond the capability of conventional planar-structure devices. These devices make it possible to improve characteristics within the limits of the fine pattern of the device cell because there is no junction field-effect transistor (JFET) resistance along the current path. Therefore, fine trench patterning is a key technology for the development of high-performance devices.

We have successfully developed power devices having the world's top level of fine trench patterns by using a trench technique fostered by memory device development. These devices are expected to contribute to low energy loss in practical applications.


## 1 まえがき

近年、IGBT (絶縁ゲートバイポーラトランジスタ) やパワー MOSFET (MOS 型電界効果トランジスタ) は、インバータ、コンバータなどの電力変換装置、また、メカリレーの代替として多く使用されてきている。


これらのデバイスは、微細加工技術によって年々着実に進歩を遂げ、開発当初の製品に比べて、オン電圧・オン抵抗特性が大幅に改善してきた。しかし、今日では従来からのプレナゲート構造のデバイスでの特性改善はほとんど限界に達し、新しい構造のデバイスの開発が待たれていだ。

トレンチゲートデバイスは、その構造上、プレナゲートデバイスで特性改善の妨げとなっていた寄生の接合型 FET 効果による抵抗成分が存在せず、微細化の限界まで特性改善が可能である。したがって、微細なトレンチ加工技術が高性能なデバイス開発のポイントとなる。

今回、 $1\mu\text{m}$  より小さい微細なトレンチ構造を採用し、きわめて小さいオン電圧・オン抵抗特性の実現に成功した。ここでは、今回開発したトレンチゲート IGBT (以下、トレンチ IGBT と略記) とトレンチパワー MOSFET (以下、トレンチ MOSFET と略記) について、そのデバイス構造から素子特性までを紹介する。



(a) トレンチ IGBT



(b) 従来型(プレナゲート)IGBT

図1. IGBTの断面構造とオン状態等価回路比較 トレンチ IGBTでは、チャネル領域を縦方向に形成する。また、オン状態において接合型 FET 効果による抵抗成分  $R_{JFET}$  は存在しない。

Comparison of cross-sectional structure and equivalent circuit of trench gate IGBT and conventional IGBT

## 2 デバイス構造

図1に、トレンチ IGBT の基本構造を従来型 (プレナゲート) IGBT と比較して示す。MOSFET の構造は、IGBT のコレクタの p+ 領域を n+ 領域に置き換えた構造であり、セル部分の構造は基本的に同一である。

トレンチ型構造では、p ベース領域内のトレンチの側壁部分がチャネル領域として機能する。トレンチの側壁には薄い絶縁膜からなるゲート膜が形成されており、その内側に不純物をドーピングしたポリシリコンが埋められている。このポリシリコンがゲート電極として働き、ゲート電極に+バイアスが加わるとチャネル部が反転し、MOSFET 部の動作が開始し、オン状態に至る。

トレンチ MOS ゲートパワーデバイスでは、チャネル部をトレンチ側壁に沿って縦方向に形成しているため、構造上微細化しやすい。また、従来のプレーナ構造で電流の妨げとなっていた、接合型 FET 効果による抵抗成分がないため、トレンチ型構造では微細化の限界まで特性改善を実施できるという利点がある。

### 3 設計のポイント

トレンチ MOS ゲートパワーデバイスの設計では、オン電圧・オン抵抗の低減、また耐圧特性の安定化、さらにゲート膜の高耐電圧化がポイントである。

オン電圧・オン抵抗低減には、セルサイズの微細化により単位面積当たりのセル密度を増加させることが有効である。図 2 にトレンチ IGBT に関し、従来構造とのセルサイズの比較を示す。単位セルサイズは、約  $4 \mu\text{m}$  まで縮小し、トレンチ幅は  $1 \mu\text{m}$  より小さい寸法とした。トレンチ幅を極力短くすることで、エミッタ領域に十分なコンタクト面積を確保でき、Al 電極と Si 間のバリア金属の使用とあいまって、安定的に低いオーミックコンタクトを実現した。

トレンチ MOSFET に関しても、ほぼ同様の設計ルールで微細化を行っている。

また、トレンチ IGBT の場合は p ベースからのトレンチ




図 3. トレンチ IGBT のオン電圧と耐圧値のトレンチ突抜け量依存性 オン電圧と耐圧値の両方を考えた場合、トレンチ突抜け量には最適値が存在する。

Dependence of trench cell depth on on-state voltage and breakdown voltage

の突き抜け量もオン電圧低減の重要な設計パラメータである。これは、トレンチの突き抜け量により伝導度変調の程度が異なるためである。しかし、トレンチ突き抜け量が多くなると耐圧値が劣化することがわかっている<sup>(1)</sup>。図 3 にオン電圧と耐圧値のトレンチ突き抜け量依存性を示す。図に示すように、オン電圧と耐圧値の両方を考えた場合、トレンチ突き抜け量には最適値が存在する。トレンチ MOSFET でも耐圧値の安定化のため、トレンチ突き抜け量の制御が重要である<sup>(1)</sup>。

トレンチ MOS ゲートパワーデバイスの場合、ゲート膜の高耐電圧化のためには、トレンチ開口部コーナーのゲート膜の薄膜化を抑制する必要がある。一般的には、この部分に酸化膜成長レートを加速する不純物元素を導入したり、酸化膜成長温度を最適化して薄膜化を防いでいる<sup>(1)</sup>。図 4 はゲート膜薄膜化の酸化温度依存性に関する計算結果を示している。計算結果から、酸化温度が高くなるにつれ薄膜化現象が抑制されることがわかる。さらに、当社では、ゲート膜構造の最適化により、良好なゲート感度を維持しながらゲート膜の高耐電圧化を図っている。

以上の技術ポイントを最適化することで、低オン電圧・




図 2. トレンチ IGBT と従来構造 IGBT とのセルサイズ比較 トレンチ IGBT では、従来構造に比べてセルサイズを約  $1/6$  に縮小することができる。

Comparison of cell size of trench gate IGBT and conventional IGBT




図 4. トレンチ開口部のゲート膜薄膜化の酸化温度依存性 (計算値) トレンチ開口部の薄膜化は酸化温度が高くなるにつれて抑制される。

Dependence of oxidation temperature on oxide thickness at trench top corner (simulation)




図5. トレンチIGBTとトレンチMOSFETのチップ 600 V/20 A 定格の電流検出電極付きIGBTと、60 V/45 A のMOSFETチップ。

Top view of trench gate IGBT and MOSFET

低オン抵抗特性と、信頼性の高いゲート膜構造をもつトレンチIGBTとトレンチMOSFETを開発した(図5)。

#### 4 トレンチIGBTの電気的特性

600 V/20 A 定格のトレンチIGBTを $4.4\text{ mm} \times 4.4\text{ mm}$ のチップサイズで形成した。セル構造は、ラッチアップ耐量的に有利なストライプ状の構造としている。トレンチIGBTの場合、セルの微細化で単位面積当たりのトランジスタ数が多くなっているため、負荷短絡電流がどうしても大きくなる。過電流が流れた場合に電流を精度よく検出し、ゲート回路にフィードバックして電流を制限する必要があり、電流検出電極付きのチップ設計とした。

図6に下降時間( $t_f$ )とオン電圧( $V_{ce(sat)}$ )のトレードオフ特性を、従来型のIGBTと比較して示す。従来の第三世代のIGBTに比べ、同一の下降時間で、0.6 V以上のオン電圧の低減を実現した。

図7に負荷短絡波形を示す。短絡時のピーク電流は $2,600\text{ A}/\text{cm}^2$ ときわめて大きいが破壊は生じていない。これは微細化したトレンチIGBTが、高電圧印加状態においても、十分大きなラッチアップ耐量をもっていることを示している。また、短絡状態で約 $7\text{ }\mu\text{s}$ の間、破壊は生じていないため、




図6. 下降時間( $t_f$ )とオン電圧( $V_{ce(sat)}$ )のトレードオフ特性 トレンチIGBTでは、従来型IGBT(第三世代)に比べ、0.6 V以上のオン電圧の低減を実現した。  
Tradeoff of fall time ( $t_f$ ) and on-state voltage ( $V_{ce(sat)}$ )




図7. 負荷短絡波形 約 $7\text{ }\mu\text{s}$ の間、短絡電流が流れても破壊に至らない。

Short-circuit waveforms

検出セルで過電流を検出し、ゲート回路にフィードバックすることで、素子の保護が可能である。

図8は、トレンチIGBTのゲート膜の破壊電界強度を、従来のIGBTと比較して示している。最適化したゲート膜構造と製造プロセスにより、トレンチ型で従来型と同レベルの破壊電界強度、約8 MV/cmを実現した。




図8. ゲート膜破壊電界強度の比較 トレンチIGBTで従来型IGBTと同程度のゲート膜破壊電界強度を実現した。

Comparison of gate film dielectric strength

#### 5 トレンチMOSFETの電気的特性

60 V/45 A 定格のトレンチMOSFETを $5\text{ mm} \times 5\text{ mm}$ のチップサイズで形成した。MOSFETのオン抵抗はチャネル幅に大きく依存するため、セル構造はチャネル幅の拡大に有利なメッシュ構造を採用した。

このトレンチMOSFETは、標準型のTO-220外匣器に組み込まれる。低耐圧、低オン抵抗のMOSFETでは外匣器り

ードの抵抗成分も無視できないが、今回開発したトレンチMOSFETは、この抵抗成分を含めた状態で、きわめて小さいオン抵抗  $3.9 \text{ m}\Omega$  を実現した。

図9にトレンチMOSFETの順方向の電流-電圧特性を示す。また、図10にチップ面積で正規化したオン抵抗 ( $R_{on} \cdot A$ )とセルの集積度を、MOSFETの世代別に比較して示す。




図9. トレンチMOSFETの順方向 電流-電圧特性 TO-220外  
側器のリード抵抗成分を含む状態で、オン抵抗  $3.9 \text{ m}\Omega$  を実現した。  
Forward characteristics of trench gate MOSFET




図10. MOSFETのオン抵抗と集積度の世代別比較 従来の MOSFET ( $\pi$ -MOSV) に比べ、オン抵抗は約 60 % 低減された。

Comparison of on-state resistance and cell density of trench MOSFET and conventional MOSFET

従来の MOSFET ( $\pi$ MOS-V) と比較し、セルの集積度は約 6 倍に増加し、オン抵抗は約 60 % 低減された。

図11に、 $V_{DSX(sus)}$ 波形を示す。ピーク電流  $140 \text{ A}$  で非破壊であり、従来の同定格のMOSFETに比べアバランシェ耐量が向上した。これは、トレンチMOS構造自体が寄生のnpnトランジスタが動作しにくい構造であるため、また微細




図11.  $V_{DSX(sus)}$  波形 ピーク電流  $140 \text{ A}$  で非破壊であり、従来の MOSFET に比べアバランシェ耐量が向上した。

$V_{DSX(sus)}$  waveforms

化による電流分散の効果のため、と考えられる。

## 6 あとがき

トレンチIGBTとトレンチMOSFETの構造と設計のポイント、また電気的特性について紹介した。これらのトレンチMOSゲートパワーデバイスは、低オン電圧・低オン抵抗特性と、ゲートドライブのしやすい電圧駆動という利点を合わせもち、今後広範囲の応用が期待されるパワーデバイスである。

今回、 $600 \text{ V}$  耐圧のトレンチIGBTと $60 \text{ V}$  耐圧のトレンチMOSFETを紹介したが、今後、より広い範囲の耐圧定格の素子開発を進めていく予定である。

## 文 献

- (1) 米田辰雄、他：高ゲート膜寿命のL<sup>2</sup>型UMOSFET、平成7年電気学会全国大会、4、4-22~23(1995)

角田 哲次郎 Tetsujiro Tsunoda

個別半導体事業部大型電力素子技術部主務。  
大型トランジスタの開発設計に従事。  
Discrete Semiconductor Div.



桑原 正志 Masashi Kuwahara

個別半導体事業部大型電力素子技術部。  
大型トランジスタの開発設計に従事。  
Discrete Semiconductor Div.



船戸 紀秀 Norihide Funato

個別半導体事業部パワーデバイス技術部。  
パワーデバイスの開発設計に従事。  
Discrete Semiconductor Div.