




実装面積を削減して車載機器の小型化に貢献する 2in1 パッケージのパワー MOSFET



開発中の2in1パッケージパワー MOSFETの等価回路図とピン配置
Evaluation circuit for and pin layout of power metal-oxide-semiconductor field-effect transistor (MOSFET) using compact 2-in-1 package in development



発熱シミュレーション結果
Thermal simulation results



環境規制要求を達成するために、世界中で自動車の電動化が拡大している。電気自動車の高性能化のために、パワー MOSFET (金属酸化膜半導体型電界効果トランジスタ) は、大電流・大出力のモーターに対応する必要がある。一方で、電子制御ユニット (ECU) の搭載スペースには限りがあり、パワー MOSFET は高電流密度実装が可能な小型の表面実装部品 (SMD: Surface Mount Device) が求められる。

当社は、二つのパワー MOSFET を一つのパッケージに実装した、SMD の 2in1 パッケージのパワー MOSFET を開発している。この 2in1 パッケージは放熱性の向上とパッケージの小型化が特長であり、ハーフブリッジ回路の実装面積を、従来パッケージに比べて約 41% 削減できることを確認した。また、パッケージ内部で二つのパワー MOSFET のチップを銅板コネクタで接続することにより、大電流通電を可能にした。更に、ハーフブリッジ回路を構成するようにパッケージ内部でチップを接続したこと、及びゲート端子を隣接して配置したことで、モーター駆動用インバーターの設計を容易にした。


パワー MOSFET は動作中に自体が発熱するため、高密度実装には温度への配慮も必要である。温度上昇の抑制には、チップのオン抵抗を下げて導通損失を低減するだけでなく、パッケージの改善による放熱特性の向上も重要である。開発中の 2in1 パッケージは、放熱性を高めるために、厚板の銅フレームを採用した。基板実装状態で、電動パワーステアリング (EPS) の据え切り時間を想定した発熱シミュレーションを実施した。その結果、開発中 2in1 パッケージにおける通電時の各チャネルの最高温度 T_{jmax} は、オン抵抗特性が同等である 1in1 の SOP Advance (WF (ウエッタブルフランク)) 製品 (TPH1R104PB) の 140°C と同等以下であることを確認した。

今後も、環境対応や自動運転の拡大により自動車の電動化は一層活発になり、車載用のパワー MOSFET の重要度も高まる中、当社は、各種 ECU のトレンドに沿った製品を提供し、自動車産業の発展に貢献していく。

関係論文: 東芝レビュー, 2024, 79, 5, p.22-25.

東芝デバイス&ストレージ (株)


SiCパワーモジュールにおける 並列接続チップ間寄生発振の抑制技術



L_d :ドレイン間インダクタンス C_{ds} :ドレイン-ソース間静電容量
 C_{gd} :ゲート-ドレイン間静電容量 C_{gs} :ゲート-ソース間静電容量



2並列MOSFETの等価回路

Equivalent circuit of two MOSFETs connected in parallel



シミュレーションで求めたゲート抵抗ゼロにおける
2並列MOSFET間の発振条件

Simulation of oscillation in two MOSFETs with zero gate resistance connected in parallel



V_{gs} :ゲート-ソース間電圧 V_{ds} :ドレイン-ソース間電圧 I_d :ドレイン電流

測定条件	モジュール A	モジュール B	モジュール C	
チップ内蔵ゲート抵抗 (Ω)	12	30	12	
L_g/L_s (シミュレーション値)	2.10	2.10	3.86	
$I_d = 100$ A	ターンオン損失 (mJ)	1.78	2.94	1.80
	ターンオフ損失 (mJ)	1.68	2.14	1.61
$I_d = 600$ A	ターンオン損失 (mJ)	N/A	6.69	4.89
	ターンオフ損失 (mJ)	N/A	29.26	24.66

試作モジュールのスイッチング波形とスイッチング損失
Switching waveforms and prototype module losses

近年、カーボンニュートラルの実現に向けて再生可能エネルギーや、鉄道車両、産業機器などのエネルギー効率の向上が求められる中、高電圧や大電流を高速でスイッチングできるSiC（炭化ケイ素）MOSFETを搭載したパワーモジュールの需要が高まっている。

パワーモジュールでは、スイッチング周波数が高いほど消費電力当たりのスイッチング損失の割合が高くなるため、この損失を減少させることが重要である。一方で、大電流化のためにパワーモジュール内部で複数のチップを並列接続すると、チップ間の配線インダクタンスや、チップの寄生容量により、発振回路が形成されてゲート電圧が振動する可能性がある。この寄生発振はモジュールの信頼性を低下させるため、抑制する必要がある。一般に、ゲート抵抗を用いて発振を抑制する手法が用いられるが、スイッチング速度が遅くなり、スイッチング損失とトレードオフの関係となる。

そこで東芝グループは、配線レイアウト設計時に並列接続チップ間の寄生発振を抑制する技術を開発した。パワーモジュールの等価回路モデルを用いたシミュレーションを行い、寄生発振が生じる条件を理論的に算出した。その結果、並列接続されたチップのゲート間インダクタンス L_g とソース間インダクタンス L_s の比率 L_g/L_s が一定値以下となった場合に寄生発振することが分かった。 L_g/L_s を大きくすると寄生発振を抑制できることを検証するため、 L_g/L_s が異なる複数のモジュールを試作し、スイッチング試験を行った。 L_g/L_s が大きいモジュールCでは、ゲート抵抗を増加させたモジュールBと比較して60%小さいゲート抵抗でも発振が抑制され、損失の増加も抑えられることを確認した。


今回開発した寄生発振抑制技術を開発中のパワーモジュールに適用することで、小さいゲート抵抗でも寄生発振が生じにくく、低損失で、高信頼なスイッチング動作が可能なパワーモジュールを提供できる。

東芝デバイス&ストレージ(株)

モーターパラメーターを自動算出するツール Motor Tuning Studio Ver.1.0



Motor Tuning Studio Ver.1.0 と MCU Motor Studio Ver.3.0 を使用した開発フロー
Development process using Motor Tuning Studio Version 1.0 and MCU Motor Studio Version 3.0



PMD: プログラマブルモーター制御回路 PWM: パルス幅変調 ADC: アナログデジタル変換器

ベクトル制御におけるPI制御ゲイン調整 Field oriented control (FOC) proportional-integral (PI) gain tuning

2022年にリリースしたモーター制御ソフトウェア開発キットMCU Motor Studioに新しい位置推定制御技術を追加したMCU Motor Studio Ver.3.0、及びモーターパラメーターを自動算出するツールMotor Tuning Studio Ver.1.0を東芝の生産技術センターと共同開発し、2024年3月にリリースした。

ベクトル制御は、高効率なモーター制御手法であるが、モーターを駆動するための比例積分 (PI) 制御ゲインの調整が難しい。位置推定制御に加え、速度制御と電流制御でもPI制御を用いるため、相互に干渉するこれら三つのPI制御ゲインの調整に時間と経験が必要である。


Motor Tuning Studio Ver.1.0は、制御対象のモーター特性を自動測定し、その結果を基にPI制御ゲインを自動算出する。この技術により、煩雑な初期調整が不要となり、ベクトル制御の評価をすぐに始められる。更に、自動算出されたパラメーターは、MCU Motor Studio Ver.3.0で読み込める形式でエクスポート可能である。

MCU Motor Studio Ver.3.0には、磁束オブザーバーをベースとした新しい位置推定制御技術を追加した。PI制御を使用しないこの技術により、PI制御ゲインの相互干渉を軽減し、従来技術に比べて調整を容易にした。

Motor Tuning Studio Ver.1.0とMCU Motor Studio Ver.3.0がベクトル制御のパラメーター調整を容易にし、当社MCU (モーターコントローラーユニット) でベクトル制御の評価を迅速かつ簡単に行える環境を提供する。今後は東芝の研究開発センターと共同で、AIを活用した、更に精度の高いパラメーター調整技術の研究を進めていく。

東芝デバイス&ストレージ (株)

■ 車載電池監視システムの小型化に貢献する高耐圧半導体リレー



従来パッケージと新パッケージの実装面積比較
Conventional and new package external dimension comparison

項目	TLX9160T	新製品TLX9150M
パッケージ	SO16L-T (12ピン)	新パッケージ
保存温度	-55 ~ 150 °C	-55 ~ 150 °C
動作温度	-40 ~ 125 °C	-40 ~ 125 °C
V _{off} (周囲温度 25 °C)	1,500 V 双方向	900 V 双方向
動作電圧 (周囲温度 25 °C)	1,000 V	900 V
CTI	>600 (材料グループ1)	>600 (材料グループ1)
ピン間沿面距離* (2次側)	5 mm以上 1,000 Vを満足	4.5 mm以上 900 Vを満足

* IEC60664-1 (国際電気標準会議規格 60664-1) の table F.4 で規定されている動作電圧 1,000 V, CTI (Comparative Tracking Index) >600, 汚損度 2 での沿面距離
V_{off}: オフ状態でリレー出力端子間に印加できる電圧

従来フォトリレーと新フォトリレーの特性比較
Rated specifications of conventional and new photorelay products

電気自動車には、走行用バッテリーの効率的利用のために電池監視システム (BMS) が搭載されており、BMS に使用される半導体リレーには、高耐圧・小型化が要求される。


これらの要求に応じて、パッケージを従来製品の 3/4 に小型化した車載用高耐圧フォトリレー TLX9150M を開発した。

パッケージの小型化には、搭載する MOSFET のチップサイズの縮小が必要である。チップサイズ縮小のために、MOSFET の終端部に高耐圧品の電界緩和を可能とする多段の GR (ガードリング) 構造を採用し、電界強度分布を最適化した。多段の GR 構造は、信頼性試験の実力向上にも寄与し、85 °C、85 % の高温高湿逆バイアス試験において 1,000 h まで問題ないことを確認済みである。また、チップとフレームのマウントベッドサイズ、更にその位置関係を最適化することにより、新パッケージの応力を、従来パッケージと同等以下に抑えた。この結果、-55 ~ 150 °C の温度サイクル試験で、1,000 サイクルまで問題ないことを確認できた。車載用電子部品信頼性規格 (AEC-Q101) にも準拠している。


関係論文: 東芝レビュー .2024, 79, 5, p.13-16.

東芝デバイス&ストレージ (株)

■ 自動光学検査に対応した車載用小信号パッケージ DFN2020 (WF)



パッケージ側面めっきの有無によるフィレット形状の違い
Differences in fillet formation on packages with and without flank plating



DFN2020 (WF)
DFN2020 (WF) exterior view


車載用半導体は、プリント基板に実装後の自動光学検査 (AOI) で実装の不具合を判定できる視認性が求められている。これに対応するため、WF 構造を持つ車載用 MOSFET の小型パッケージ DFN2020 (WF) を開発した。

車載用半導体は、実装面積の縮小、軽量化、及び放熱性向上の観点から、下面電極型パッケージが多用されるが、AOI はパッケージ上面からパッケージ側面のはんだフィレット形状を画像で検出し、良否判定するので、実装の良否を誤判定することがある。そこで、WF 構造を採用して、パッケージ側面にはんだのフィレット形状を安定的に形成し、パッケージ上面からの判定を可能にした。ダイシングテープやその貼り付け方式の選定などステップカットダイシング (製造工程で 2 回に分けてダイシングする) の最適化により、パッケージ側面の電極にスズ (Sn) 系のめっきを施し、WF 構造の形成技術を確認して、小型パッケージでの WF 構造を実現した。生産・提供中の民生用 MOSFET の小型パッケージ UDFN6 をベースに、AOI に適した WF 構造のパッケージ DFN2020 (WF) を開発し、製品化した。

関係論文: 東芝レビュー .2024, 79, 5, p.17-21.

東芝デバイス&ストレージ (株)

幅広いアプリケーションに対応可能なゲートドライバー IC



モーター制御系の構成例

Example of motor control subsystem block diagram

製品名	レギュレーター電圧	電流センサアンプ	インターフェース	パッケージ
TB67Z830HFTG	3.3 V	0 ch	ハードウェア	P-VQFN32-0505-0.50-007
TB67Z830SFTG			SPI	
TB67Z833HFTG		3 ch	ハードウェア	P-WQFN40-0606-0.50-003
TB67Z833SFTG			SPI	
TB67Z850HFTG	5 V	0 ch	ハードウェア	P-VQFN32-0505-0.50-007
TB67Z850SFTG			SPI	
TB67Z853HFTG		3 ch	ハードウェア	P-WQFN40-0606-0.50-003
TB67Z853SFTG			SPI	

SPI : Serial Peripheral Interface

製品ラインアップ

Gate driver integrated circuit (IC) lineup

ブラシレスDCモーターは、高効率、低騒音、長寿命のメリットがあるため、様々な分野で採用が増えている。これに伴い、モーター駆動用パワーデバイスを制御するゲートドライバー IC の需要も高まっている。

当社は、0.13 μm 世代のアナログICプロセスで最大耐圧96 Vを実現し、ゲートドライバー IC TB67Z83xxFTGシリーズ・TB67Z85xxFTGシリーズを製品化した。ICの電源電圧は8～75 V、外付けMOSFETの電源電圧は6～75 Vと、広い電圧範囲で使用できる。外付けMOSFETのゲート駆動電流は、ソース電流を10 mA～1 A^(注)(peak)、シンク電流を20 mA～2 A^(注)(peak)に設定できる。これにより、電動工具や、産業用ロボット、掃除機など電圧・電流が異なる幅広いアプリケーションに対応できる。

これらの製品を、当社のモーター制御用マイコン及びMOSFETと組み合わせることで、モーター駆動のトータルソリューションの提供が可能となった。

(注) 実際に使用可能な駆動電流値は、周囲温度や電源電圧などの使用条件により制限される。


東芝デバイス&ストレージ(株)

高CMTIの産業向けデジタルアイソレーター

項目	他社品(例)	開発品
チャンネル数	順方向2チャンネル/ 順方向1チャンネルと逆方向1チャンネル	
最大データ伝送速度	150 Mビット/s	150 Mビット/s
高コモンモード過渡耐性	60 kV/μs (最小)	100 kV/μs (最小)

開発したデジタルアイソレーターの主な特長

New digital isolator main product features



開発したデジタルアイソレーター (8pin SOIC Narrow body パッケージ)

Package for new digital isolator (8-pin small-outline integrated circuit (SOIC) narrow-body package)

カーボンニュートラルの実現に向けた温室効果ガス排出量低減の取り組みは世界的に加速しており、それに有効な電気自動車や再生可能エネルギー応用機器の普及が進んでいる。これらのシステムでは、異電位ブロック間の信号通信やノイズ伝搬抑制の目的で絶縁デバイスが用いられる。特に、高電圧アプリケーション用途では、パワーデバイスのスイッチング時のdV/dtノイズによる誤動作抑制のため、高いコモンモード過渡電圧耐性(CMTI: Common Mode Transient Immunity)が求められている。


今回、当社独自の磁気結合型絶縁伝送方式を採用し、高CMTI 100 kV/μs (最小)^(注)を実現したデジタルアイソレーターを開発した。

開発したデジタルアイソレーターは、高CMTIの特長を生かして、安定した制御信号伝送及び機器動作を実現し、再生可能エネルギー応用機器をはじめ、産業向けの多様な機器の安全性向上に貢献できる。

(注) 測定条件: $V_I = V_{DD} / 0 V$, $V_{CM} = 1,500 V$, $T_a = 25^\circ C$

東芝デバイス&ストレージ(株)

■ 高速デジタル信号に対応したバススイッチ



差動挿入損失と-3 dBバンド幅の比較
Differential insertion loss and -3dB bandwidth of new bus switch

近年、PC (パソコン) や、サーバー、半導体テスターなどに使用される通信は高速化しており、通信信号切り替え用のバススイッチにも高い通過特性が求められる。そこで、当社独自のプロセスを用いて、高速デジタル信号に対応した2:1 マルチプレクサー (Mux) /1:2 デマルチプレクサー (De-Mux) バススイッチTDS4A212MX及びTDS4B212MXを開発し、製品化した。


この製品の-3 dBバンド幅 (通過する信号の電力が、最大時の1/2に減衰する周波数) は、従来製品TC7PCI3212MTより大幅に改善した27.5 GHzであり、業界トップクラス^(注)の通過特性を実現した。この特性により、40 Gビット/sまでの高速デジタル信号をサポート可能となった。パッケージには小型のXQFN16 (標準: 2.4x1.6 mm) を採用しており、基板の小型化に貢献できる。

今後も、更なる高速デジタル信号に対応するバススイッチ製品の開発を進めていく。


(注) 2024年10月時点、2:1 Mux/1:2 De-Muxバススイッチとして、当社調べ。

東芝デバイス&ストレージ (株)

■ システム検証に適用可能な半導体EMCモデル



伝導イミュニティー試験による誤動作発生電力の実測値と解析値の比較
Comparison of measured and simulated power-line noise thresholds at which system failure is triggered depending on capacitance location



ESD試験によるノイズ伝搬レベルの実測結果と解析結果の比較
Comparison of measured and simulated noise propagation caused by electrostatic discharge (ESD)

自動車の自動運転・コネクテッドに対応する電子機器が進化する中で、車載ECUの製品開発では、EMC (電磁両立性) ノイズ耐性の確保が重要な課題である。その実現には、半導体自体に強固な特性が求められ、製品化後のEMCノイズ耐性を予測するシミュレーションを行うために、半導体EMCモデルの重要性が増している。

今回、半導体EMCモデル作成環境と解析環境を開発し、コンデンサー実装に関する伝導イミュニティー試験・静電気放電 (ESD) 試験を行い、再現性を検証した。伝導イミュニティー試験では、コンデンサー実装位置による観測帯域全体での耐性差を再現し、ESD試験では、コンデンサー実装有無によるIC端子でのノイズレベルの低減効果の再現性を確認した。これらから、この半導体EMCモデルが、基板設計最適化の検討に十分実用性があることを示した。

今後は、モデルの適用範囲などを検証し、半導体EMCモデルのシステム設計での実用化とガイドライン化を進め、製品開発の効率化に貢献していく。

関係論文: 東芝レビュー, 2024, 79, 5, p.34-37.

東芝デバイス&ストレージ (株)