

実装面積を削減して車載機器の小型化に貢献する 2in1 パッケージのパワー MOSFET

Power MOSFET Using Compact 2-in-1 Package to Reduce Footprint of In-Vehicle Electronic Equipment

寺本 隼人 TERAMOTO Hayato 高木 始 TAKAGI Hajime 原田 繁 HARADA Shigeru

近年、持続可能な社会の実現に向けた取り組みの一つとして、自動車の電動化が重要視されており、各国・地域において、自動車の環境規制の強化と電動車（xEV）の普及が進んでいる。先進運転支援システム（ADAS）や完全自動運転（AD）では、高い信頼性やロバスト性が求められるため、電子制御ユニット（ECU）にはシステムの冗長化が必要になり、部品の搭載数が増大する傾向にある。

東芝デバイス&ストレージ（株）は、ECUの小型化に貢献する2in1パッケージのパワー MOSFET（金属酸化膜半導体電界効果トランジスタ）を開発している。放熱性や信頼性を向上させるとともにパッケージを小型化し、ハーフブリッジ回路の実装面積を、従来パッケージに比べて約41%削減できることを確認した。

As part of efforts to achieve a sustainable society, promotion of electric vehicles is accelerating worldwide to comply with increasingly stringent environmental regulations. This trend has led to advances in electronic control units (ECUs) playing a crucial role in advanced driver assistance systems (ADAS) and fully autonomous driving (AD), resulting in an increasing number of ECU parts to meet the need for redundancy and assure excellent reliability and robustness.

Toshiba Electronic Devices & Storage Corporation is now developing a power metal-oxide-semiconductor field-effect transistor (MOSFET) by integrating two MOSFET chips into a compact 2-in-1 package with superior reliability and heat dissipation in response to customer requirements to downsize ECUs. This device will make it possible to reduce the footprint of the half-bridge circuit by about 41% compared with products using the conventional 1-in-1 package.

1. まえがき

近年、地球温暖化や大気汚染への対策など、持続可能な社会の実現に向けた取り組みの一つとして、自動車の電動化が加速している。xEVを普及・促進するために、様々な国と地域で自動車の環境規制に関する基準の作成・法制化が進んでいる。また、電動化による効果を広げるためのxEVの大型化、及び厳格な規制に対応するためのECUの高度化が必要である。

このような中、東芝デバイス&ストレージ（株）は、車載向けに、実装面積の削減が可能な2in1パッケージのパワー MOSFETを開発している。

ここでは、実装面積削減の背景とパワー MOSFET への要求を明確にした後、開発中の2in1パッケージのパワー MOSFETに適用予定の技術と、実装面積削減効果について述べる。

2. 車載機器の実装面積削減の背景とパワー MOSFET への要求

2.1 環境規制

主な国や地域における2024年5月時点の二酸化炭素（CO₂）排出量の規制は次のとおりである^{(1), (2)}。欧州連合（EU）では、2024年にEuro7基準が制定され、2026年以降の乗用車の平均CO₂排出量を95 g/km以下にすることが目標とされている。また、2035年までに全ての新車をゼロエミッション車（ZEV）にすることも追加されている。米国連邦政府は、2030年までに新車販売の50%をxEVとする目標を掲げ、カリフォルニア州は、2035年までに新車販売の100%をZEVとする規制を導入している。中国政府は、新エネルギー車（NEV）クレジット制度を導入し、自国の車両メーカーに対して、一定割合のxEVを生産・販売することを義務付けている。日本政府は、ハイブリッド自動車（HEV）・プラグインハイブリッド自動車（PHEV）・燃料電池自動車（FCV）を含むxEVが新車販売台数に占める割合を、2035年までに100%とすることを目標としている。

このように、各国・地域で、年々厳しい環境規制が課せ

られており、自動車の電動化への要求が加速している。

2.2 xEVの大型化

2.1節で述べたような環境規制の要求を達成するために、自動車の電動化は、小型車だけではなく、中型車以上の重量が大きい車両にも拡大している。そのため、大電流・大出力のモーターに対応する必要がある、これに伴ってECUは従来のサイズより大型化する傾向にある。その一方で、車両内のECUを搭載できるスペースには限りがあり、省スペース化のために、パワー MOSFETには高電流密度での実装が可能な小型の表面実装部品 (SMD : Surface Mount Device) の要求が強い⁽³⁾。

2.3 ECUの高度化

環境規制の厳格化や、ADASやADレベルの進化に伴い、車両に搭載されるECUは高度化し、高信頼性・ロバスト性が必要になっている。


センサー ECUが外部からのデータを収集・処理し、それらを統合して環境を認識し、中央制御ECUが運転判断を行う。その後、アクチュエーター制御ECUが実際の車両操作を行い、コミュニケーションECUが外部との情報交換を管理し、安全管理ECUが全体の信頼性と安全性を確保する。これらのECUが協調して動作することで、ADASやADの高度な運転機能が実現される。

このようにECUが高度化すると、ECUの電氣的故障や誤診断による動作不良は、使用者だけでなく、周囲に甚大な被害を及ぼすリスクがある。そのため、機能安全の規格であるISO 26262 (国際標準化機構規格 26262) の安全要求レベル (ASIL : Automotive Safety Integrity Level) で、システムが故障した場合の影響度に合わせ、以下の三つの要素に基づいて安全要求の厳格さが決められている。

- (1) Severity (重大度) 故障が発生した場合の影響の重大さ
- (2) Exposure (露出) 故障が発生する頻度
- (3) Controllability (制御可能性) ドライバーやシステムが故障を制御できる可能性

自動運転レベル3以上のシステムではASIL Dで定められた安全性・信頼性が求められ、システムの冗長化が必要となる。冗長化システムでは、同じ機能を持つECUを二つ配置し、一方のECUに故障が発生した場合には、もう一方のECUが機能を引き継ぎ、走行性能を損なわない設計が主流となっている (図1)。

この結果、ECUに搭載されるパワー MOSFETの数が増加する。例えば2系統冗長化されたEPS (電動パワーステアリング) システムでは最大22個のパワー MOSFETが搭載される。このように冗長化システムでは多くの部品が必要になる



TVS : Transient Voltage Suppression

図1. 車載ECUの冗長化システムの例

マイクロコントローラーユニット (MCU) とインバーターを2系統搭載し、片方に不具合が起きた場合に、もう一方を動作させることで、機能安全を確保する。

Example of redundant ECU configuration

ことから、基板回路の設計が複雑化し、発熱源になる部品が増える。そのため、基板設計が簡易になるパッケージ形状や、放熱性能に優れたパワー MOSFETが要求される。

3. 2in1パッケージのパワー MOSFETの開発ポイント

2章に述べた背景の中、二つのパワー MOSFETを一つのパッケージに実装した、SMDの2in1パッケージのパワー MOSFETを開発している。車載ECUに適用するため、実装面積の削減と同時に、高放熱性で信頼性が高いことが求められる。

3.1 2in1パッケージング技術


パワー MOSFETを基板上に高密度実装するには、複数のパワー MOSFETを一つのパッケージに集積することが有効である。パッケージ内部で、二つのパワー MOSFETのチップをコネクタで接続することにより、大電流通電を可能にした。(図2)

パッケージ内部でハーフブリッジ回路を構成するようにチップを接続し、更にゲート端子を隣接して配置したので、モーター駆動用インバーターの設計が容易になる。

3.2 放熱特性

パワー MOSFETは、動作中に自身が発熱するため、高密度実装には放熱特性への配慮も重要である。発熱を減らすには、チップのオン抵抗を下げて導通損失を低減することが有効であるが、パッケージによる放熱特性の向上も重要である。開発中の2in1パッケージには、放熱性を高めるために、厚板の銅フレームを採用した。

この効果を確認するために、基板実装状態でEPSの据え



NC:接続しない

図2. 開発中の2in1パッケージの内部接続図及び等価回路・ピン配置

内部のコネクター接続により1アームを製品一つで形成しており、部品の実装面積の削減に貢献できる。

Internal connection, equivalent circuit, and pin layout of 2-in-1 package in development




図3. 発熱シミュレーションの概要

開発初期の段階から発熱シミュレーションを実施して、高放熱性を確認した。
Examples of temperature distributions of 2-in-1 package obtained by thermal simulation

切り時間を想定した発熱シミュレーション(図3)を実施した。周囲温度 T_a を 105°C として、ハイサイドのパワー MOSFET に15 s 通電後に、ローサイドのパワー MOSFET に15 s 通電し、更にハイサイドのパワー MOSFET に15 s 通電した。通電時の各チャンネルの最高温度 T_{jmax} を求めて、評価した。

図4に、シミュレーション結果を示す。オン抵抗が同等のSOP Advance (WF (ウエッタブルフランク)) 製品 (TPH1R104PB) の T_{jmax} が 140°C であるのに対して、開発中の2in1パッケージの発熱は同等以下であることを確認した。

3.3 信頼性

車載ECUは自動車の電動化の加速とともに、搭載位置が多様化している。そのため、ECUに搭載される半導体は、




図4. 発熱シミュレーションの結果

同じ電流定格の1in1の従来製品 (TPH1R104PB) に比べて、発熱が抑えられることを確認した。

Results of thermal simulation of 2-in-1 package compared with conventional 1-in-1 package

より厳しい環境での使用が想定され、高いチャネル温度での動作保証が要求される。保証温度を、米国の車載用電子部品信頼性認定標準化団体AEC (Automotive Electronics Council) の規格AEC-Q101-Rev-E (2024年5月現在) に適合させるために、ロバスト性を高める必要がある。

また、小型面実装パッケージは、RoHS (Restriction of Hazardous Substances) 指令への適合も必要であり、実装温度サイクルではんだ接合部の耐量確保が課題である。

これらに対応するために、製品リード端子の先端にめっき面を確保したWF構造を採用し、はんだ接合強度を向上させた。また、WF構造にしたことでリード端子先端のめっき面に実装はんだが吸いあがるため、基板実装時のはんだ接合状態の自動光学検査 (AOI) に対応できる。

3.4 実装面積の削減

3.1 ~ 3.3 節に示したとおり、二つのパワー MOSFET をSMDの2in1パッケージに搭載し、放熱性能と信頼性を確保した。

この2in1パッケージのパワー MOSFET を利用することで、ハーフブリッジ回路を容易に構成でき、従来の $5 \times 6 \text{ mm}$ サイズの1in1パッケージ (SOP Advance (WF)) 二つで構成した場合と比較して、実装面積を約41%削減できる(表1)。

4. あとがき

開発中の2in1パッケージのパワー MOSFET に採用予定の技術と、その効果について述べた。

今後も環境対応や自動運転の拡大により、自動車の電動化はますます活発になり、車載用のパワー MOSFET の重要度も高まっていく。燃費改善効果をも高める48Vバッテリー

表1. 開発中の2in1パッケージと従来の1in1製品の比較

Comparison of size and footprint of conventional 1-in-1 and 2-in-1 packages

項目	開発中の2in1パッケージ	従来製品 (SOP Advance (WF))
パッケージ外観		
パッケージサイズ (縦×横×高さ)	9.6×5.0×1.0 mm	5×6×0.95 mm
実装例		

*ターゲットアプリケーションの標準的なレイアウトを想定して配置




図5. チップ独立タイプの内部接続図及び等価回路・ピン配置

内部接続方法を変更することで、バックトゥバック接続が容易になる。

Internal connection, equivalent circuit, and pin layout of independent-chip-type 2-in-1 package in conceptual design phase

システムの増加も見込まれるため、80 V/100 V 耐圧のチップを搭載した製品や、バックトゥバック接続の基板配線が容易になるチップ独立タイプ(図5)の製品などを開発していく。

当社は、今後も各種ECUのトレンドに沿った製品を提供し、自動車産業の発展に貢献していく。

文 献

- (1) マークラインズ, “環境規制(排ガス・燃費/CO₂等)”. 自動車産業ポータル マークラインズ. <<https://www.marklines.com/ja/regulation/environment/>>, (参照 2024-05-10).
- (2) 山口正一, ほか. エネルギー利用率の向上に寄与する半導体デバイスの歩みと今後の動向. 東芝レビュー. 2017, 72, 5, p.2-7. <https://www.global.toshiba/content/dam/toshiba/migration/corp/techReviewAssets/tech/review/2017/05/72_05pdf/a02.pdf>, (参照 2024-05-10).
- (3) 義平隆之, ほか. 電動式パワーステアリングシステムの小型化を可能にする半導体技術. 東芝レビュー. 2018, 73, 6, p.26-30. <https://www.global.toshiba/content/dam/toshiba/migration/corp/techReviewAssets/tech/review/2018/06/73_06pdf/a07.pdf>, (参照 2024-05-10).



寺本 隼人 TERAMOTO Hayato
東芝デバイス&ストレージ(株)
半導体事業部 半導体応用技術センター
Toshiba Electronic Devices & Storage Corp.



高木 始 TAKAGI Hajime
東芝デバイス&ストレージ(株)
半導体事業部 パワー&小信号デバイス開発技術部
Toshiba Electronic Devices & Storage Corp.



原田 繁 HARADA Shigeru
東芝デバイス&ストレージ(株)
半導体事業部 パッケージ&テスト技術開発センター
Toshiba Electronic Devices & Storage Corp.