デバイス&ストレージ

Electronic Devices and Storage

カーボンニュートラルの実現には、電源制御や送配電の高効率 化、各システムの省エネ化・高機能化が重要です。先進技術を 適用した半導体や、HDD(ハードディスクドライブ)、高機能材 料などの製品を幅広く提供し、それらの性能を継続的に向上させ ることで、環境負荷の低減やデータの利活用を推進し、快適で安 心・安全な暮らしを支えます。

逆回復特性を向上させるパワー MOSFET 技術



U-MOSX-H

| 項目 | t _{rr} | Q _{rr} | | | |
|----------------|-----------------|-----------------|--|--|--|
| ライフタイム制御プロセスあり | 40 ns | 34 nC | | | |
| ライフタイム制御プロセスなし | 72 ns | 130 nC | | | |
| 低減率 | 44 % | 74 % | | | |
| | | | | | |

測定条件 電流変化率:-100 A/μs

DTMOS VI

| 項目 | t _{rr} | Q _{rr} | | | |
|----------------|-----------------|-----------------|--|--|--|
| ライフタイム制御プロセスあり | 115 ns | 0.6 nC | | | |
| ライフタイム制御プロセスなし | 330 ns | 5.1 nC | | | |
| 低減率 | 65 % | 88 % | | | |
| | | | | | |

測定条件 電流変化率:-100 A/µs

従来プロセス品との逆回復時間 (t_n)及び逆回復電荷量 (Q_n)の比較 Comparison of reverse recovery time (t_n), and reverse recovery charge (Q_n) of power MOSFETs with conventional and newly developed processes

パワー MOSFET の内蔵ダイオード Intrinsic body diodes in 150 V and 650 V power MOSFETs

> 5G(第5世代移動通信システム)基地局では、データ通信量及び記憶容量がともに拡大し続けており、それに伴い 増加している機器の消費電力の削減が重要な課題となっている。その対策として、電源の高効率化が必要であり、使 用されるパワーデバイスの電力損失の低減が求められている。

> 従来のパワーデバイスの製品開発は、オン抵抗やゲート電荷量の低減が主眼であったが、これらが十分に改善され た現在では、電力損失全体に占めるスイッチング動作時の逆回復損失の割合が大きくなっており、更なる損失低減に は、逆回復特性の改善が必要である。

> そこで、既存のパワー MOSFET (金属酸化膜半導体電界効果トランジスター)である150 V耐圧U-MOS X-H, 及び650 V耐圧DTMOS VIの2製品から、逆回復特性を改善した製品を新たに開発し、HSD (High-Speed-Diode) シリーズとしてリリースした。

> スイッチング動作時の逆回復損失を低減するには、MOSFETの内蔵ダイオード周辺に蓄積したキャリアーが再結合 し消滅するのに要する逆回復時間(*t*_{rr})を短縮して、それにより逆回復電荷量(*Q*_{rr})を低減することが有効である。そ こで、既存製品の構造に、正孔が電子と再結合して消滅する確率を高めるライフタイム制御プロセスを追加して最適 化することで、逆回復特性の改善を図った。この結果、U-MOS X-H製品では、*t*_{rr}が44%、*Q*_{rr}が74%低減し、 DTMOS VI製品では同様に*t*_{rr}が65%、*Q*_{rr}が88%それぞれ低減した。また、これらの改善は、オン抵抗及びゲート 電荷量の両特性を維持したまま達成できた。

> 今後も、更なる消費電力の低減要求に応えるため、この技術の適用をほかのパワーデバイス製品にも拡大させることにより、省エネ社会の実現に貢献していく。

低損失性と高信頼性を両立させた 第3世代のSBD内蔵型SiC MOSFET



第2世代及び第3世代SBD 内蔵型 SiC MOSFETの構造

Cross-sectional structures of second- and third-generation Schottky barrier diode (SBD)-embedded silicon carbide (SiC) MOSFETs





1.2 kV耐圧第2世代及び第3世代SBD内蔵型SiC MOSFETにおける $R_{on}A$ Comparison of specific on-resistance ($R_{on}A$) of 1.2 kV-class second- and third-generation SBD-embedded SiC MOSFETs when $R_{on}A$ of secondgeneration SiC MOSFET is 1 1.2 kV 耐圧第2世代及び第3世代SBD 内蔵型SiC MOSFETにおける $R_{on} \times Q_{gd}$ Comparison of on-resistance (R_{on}) × gate-drain capacitance (Q_{gd}) of 1.2 kV-class second- and third-generation SBD-embedded SiC MOSFETs when $R_{on} \times Q_{gd}$ of second-generation SiC MOSFET is 1

パワー半導体の性能向上は、電気機器の省エネ化やカーボンニュートラルの実現に不可欠である。SiC (炭化ケイ素)は、従来のSi (シリコン) に代わってパワー半導体の性能を向上させる新たな材料として注目を集めている。一方、SiC はデバイスの信頼性に関わる問題が幾つか知られている。その一つが、SiC MOSFETの内部に存在するpn ダイオードに通電すると、通電エネルギーによってSiC ウエハーに内在する結晶欠陥が拡張し特性が劣化する点である。

当社はこの問題を解決するために、SBD(ショットキーバリアダイオード)を内蔵させた第2世代のSiC MOSFETを 製品化し、リリースしている。SBDに電流を流すことで、pnダイオードの動作を抑制し、通電による欠陥拡張を抑制 できる。しかしSBDを内蔵することでMOSFETとして機能する領域が減少し、パワー MOSFETの重要なFOM (Figure Of Merit)である $R_{on}A$ (単位面積当たりのオン抵抗)や $R_{on} \times Q_{gd}$ (オン抵抗とゲート-ドレイン間電荷量との 積)が増大するため、導通損失やスイッチング損失が大きくなってしまうことが、新たな問題となった。

そこで今回, 第2世代同様SBD内蔵型SiC MOSFETの構造を採用した上で, 更にイオン注入プロファイルの最 適化によってSBD領域の面積を削減することにより, 特性と信頼性の両立を実現した第3世代のSiC MOSFETを製 品化し, リリースした。当社の第2世代と比較して, 第3世代のSiC MOSFETでは*R*_{on}*A*は43%, *R*_{on}×*Q*_{gd}は 80%低減しており, 他社と比較しても低い値となっている。 体

SiCの普遍的点欠陥熱拡散モデル

$$\frac{dV_{c}}{dt} = \nabla \left(\sum_{z} \left(D_{vc^{z}} \cdot \nabla (V_{c}^{z}) + \frac{q}{kT} \cdot D_{vc^{z}} \cdot Z \cdot V_{c}^{z} \cdot \nabla (\Psi) \right) \right) + G \cdot R \quad (1) \\
\frac{dC_{1}}{dt} = \nabla \left(\sum_{z} \left(D_{cq^{z}} \cdot \nabla (C_{1}^{z}) + \frac{q}{kT} \cdot D_{c^{z}} \cdot Z \cdot C_{1}^{z} \cdot \nabla (\Psi) \right) \right) + G \cdot R \cdot Trapping \quad (2) \\
V_{c} : \vec{k} \\ \vec{k} \\$$

今回開発したモデル

Calculation formulas for newly developed simulation model









地球温暖化抑制のためのカーボンニュートラル実現は世界的な課題である。SiCはパワー半導体として優れた特性 を持つため、電力変換器の効率向上に寄与することが期待されている。新しい半導体素子構造の開発においては、 TCAD (Technology CAD)のようなシミュレーターの活用が必須であるが、SiCは比較的新しく物理モデルが十分 には整備されていない。SiCでは、素子の電気特性に影響する点欠陥として炭素空孔(VC)が安定的に存在している ことが知られている。

そこで、VCの分布をデバイスシミュレーションで考慮して計算精度を向上させるために、熱酸化及び活性化アニー リング時のVC・格子間炭素(Ci)の生成・拡散・再結合過程のモデルをプロセスシミュレーター Sentaurus™ Processに組み込むことを試みた。

先行研究として、①熱酸化時(1,150~1,400℃)のモデルと、②超高温活性化アニーリング時(~1,950℃)の モデルが提案されているが、より対応温度範囲の広い②のモデルを用いて①のモデルが参照している実験結果を再現 できないことから、これらのモデルには普遍性がないといえる。

一方,SiC基板中には、多くの種類の欠陥が多数存在することが知られている。今回、この基板中の欠陥がエピタ キシャル層から拡散してきたCiを捕獲、又は過剰なCiを放出するものと仮定して、Ciの拡散方程式にTrapping(基 板中の付加的なトラップ率)の項を追加したモデルを開発した。

パラメーターを最適化した結果, ①, ②のモデルをいずれも精度良く再現しており, 開発したモデルの普遍性が確認 できた。今後は, イオン注入による点欠陥生成のモデルを整備し, 点欠陥分布を考慮した統合計算環境を構築する。

カーボンニュートラルの実現に貢献する 高ノイズ耐性のデジタルアイソレーター



テストサンプルの基本構造 Basic structure of prototype digital isolator

カーボンニュートラルの実現に向けて、温室効果ガス低減の取り組みが世界的に加速しており、それに有効な電気 自動車や再生可能エネルギー応用機器の普及が進められている。

これらのシステムでは、異電位ブロック間の信号通信やノイズ伝搬抑制の目的で、アイソレーター製品が多数用いられている。アイソレーターには、入力側・出力側の接地電位間に過渡的な電圧変動が発生した際にも、信号通信に影響を及ぼさないこと(ノイズ耐性)が重要特性の一つとして求められる。

今回,当社は、このノイズ耐性の指標であるCMTI (Common Mode Transient Immunity) が高く、高レベルの 絶縁規格を満たす、信頼性の高いデジタルアイソレーターを開発した。

絶縁性能に関しては、絶縁トランスのコイル間の絶縁膜にCMOS(相補型金属酸化膜半導体)プロセスで用いられている高品質なSi酸化膜を膜厚9.5 µmで厚く形成し、かつ二つの絶縁トランスをカスケード接続した2重絶縁構造を用いることで5,000 V_{rms}, 60 s の絶縁定格を実現した。

絶縁トランスをカスケード接続すると,通常は信号減衰が大きくなる問題が発生するが,高周波増幅回路で信号増 幅して全波整流及び包絡線検波することで,消費電流を抑えながら安定した動作を実現した。 休



■ デバイス信頼性設計のための超大規模3次元シミュレーション技術

IGBT の超大規模3次元構造と境界条件下における電流フィラメントの 挙動

Current filament behavior in insulated gate bipolar transistor (IGBT) with ultralarge-scale three-dimensional structure under different boundary conditions

近年,デバイスの開発では,開発期間の短縮とデバイス内部 の物理的動作の解析のためにシミュレーションが活用されている。 なかでもIGBT(絶縁ゲート型バイポーラートランジスター)デ バイスは強い3次元性を持っており,3次元でのシミュレーショ ンが求められている。特に,信頼性設計で重要な要素技術の一 つが,電流フィラメントの挙動を把握するためのシミュレーショ ンである。電流フィラメントは,通常は均一に流れる電流が局 所的に集中して流れる現象で,電流密度が高く大きなジュール 熱を生成するため,デバイスを破壊する危険性がある。

今回,超大規模の3次元構造モデルを用いて、IGBTセル内 における電流フィラメントの移動についてのシミュレーションを 正確に行うために、必要となるデバイス側面の境界条件を検討 した。反射境界条件(RBC)では時間経過とともに電流フィラ メントが境界部に張り付く不自然な結果となったが、周期境界 条件(PBC)では自然な動きとなり、妥当な結果が得られた。 周期境界条件では、一般には計算が収束しにくいが、行列解 法の設定を工夫することで収束性を改善した。

東芝デバイス&ストレージ(株)

■ 最新 TarfSOI[™] プロセスを採用したアンテナチューニング用高耐圧 RF スイッチ IC



TCWA0406Gのチップと各FETに掛かる入力電圧

Chip of newly developed TCWA0406G radio-frequency (RF) switch integrated circuit (IC) for mobile devices and input voltage applied to each FET in TCWA0406G

| 項目 | 要求仕様 | 従来品 | | 新製品 |
|---------------------------|--------------------------------|----------|-------------------------|-----------|
| 製品名 | - | TCWA0403 | | TCWA0406G |
| プロセス | - | TaRF9 | 耐圧:約10%改善 Ron:約10%改善 | TaRF12 |
| 耐圧 (V) | 80 | 84.5 | | 91.7 |
| $R_{\rm on}$ (Ω) | 2.1 | 2.37 | | 2.16 |
| $C_{\rm off}$ (fF) | 130 | 178 | Coff :約25%改善 | 132 |
| f:フェムト(10 ⁻¹ | ⁵) R _{on} | :オン抵抗 C。 | r ff:オフ容量 | |

従来プロセスを用いた製品との主な特性の比較

Comparison of main characteristics of TCWA0406G and product using conventional silicon-on-insulator (SOI) process

5Gスマートフォンなどのモバイル機器では、通信高速化に対応してアンテナの選択度を高めるため、アンテナチューニングス イッチを給電点からより離して設置する。この影響でスイッチに 掛かる電圧が上昇し、80 Vの高耐圧が要求されるようになった。 しかし、高周波スイッチIC用SOI(Silicon-on-Insulator)プロ セス技術TarfSOI[™](Toshiba Advanced Radio Frequency SOI)の従来プロセスTaRF9のMOSFETは、高い電圧が掛か るとボディーリーク(*I*_b)が増加し耐圧が低下していた。そこで、 耐圧特性を向上させた最新世代プロセスTaRF12を開発し、高 耐圧RF(Radio Frequency)スイッチICの新製品を上市した。

新プロセスでは、ゲート長と不純物プロファイルの最適化によ り、6を大幅に減少させ耐圧を向上させた。また、多段に接続 しスイッチを構成するFETは入力側に高電圧が掛かる問題が あったが、電磁界解析によるデバイス上の配線長の最適化でこ れを平準化し、耐圧を改善した。新製品TCWA0406Gでは、 プロセス、回路の改善で主要特性のオン抵抗、オフ容量を下 げ、90V以上の高耐圧を実現した。今後、プロセスを更に改 良し、1.2Vの低電源電圧動作製品の開発を進める。

東芝デバイス&ストレージ(株)

デバ

■ パワーデバイスの駆動・保護動作設計を容易にするスマートゲートドライバーカプラー



SGDカプラーを用いたパワーデバイス駆動及び保護回路ブロック図 Block diagrams of power device drive and protection circuits using smart gate driver coupler 地球規模の課題である気候変動問題の解決に向けて,カー ボンニュートラル実現への取り組みが進んでいる。電力の供給 を制御するパワーデバイスは、そのキーデバイスとして注目さ れており、パワーデバイスの駆動をつかさどるゲートドライバー の重要性も高まっている。

このゲートドライバーに絶縁機能とパワーデバイスの保護機 能を付与したスマートゲートドライバー(SGD)カプラーを使用 することで、ファクトリーオートメーション機器や、再生可能エ ネルギー機器において、パワーデバイスの駆動及び保護を容易 に実現でき、SGDカプラーを使用しない場合と比較して、同じ 機能を実現するのに必要な部品点数を1/6に削減できる。

今回,保護からの復帰を自動で実行するSGDカプラー TLP5222を商品化した。これにより復帰に対する制御が不要と なり,設計容易性が更に向上する。また,従来製品のTLP5212 やTLP5214Aなどと合わせて,顧客の使用環境や設計思想に 応じた最適な製品の提案が可能となる。

東芝デバイス&ストレージ(株)



OS:基本ソフトウェア UART: Universal Asynchronous Receiver/Transmitter

MCU Motor Studioの構成

Configuration of MCU Motor Studio motor control system development environment

■ モーター制御システム開発を加速するMCU Motor Studio

モーター制御MCU (Micro Controller Unit)向け開発環境 MCU Motor Studioを2022年5月にリリースした。MCU Motor Studioは、モーター制御PCツールとモーター制御 ファームウェアから構成されており、PC(パソコン)と評価ボード をUSB (Universal Serial Bus)ケーブルでつなぐだけで、シン プルな開発・試作環境を構築でき、モーター制御システムの開 発を加速できる。

ベクトル制御では、制御パラメーターを調整しながらモー ターの動作を確認することが必要になるが、モーター制御PC ツールは、視覚的に分かりやすいユーザーインターフェースを 採用しており、内部状態をモニターしながら、制御パラメー ターの設定ができる。これにより、ソフトウェアに触れることなく 制御パラメーターを調整しながらモーターを動作させることが可 能となった。従来は、製品個別に最適化されたモーター制御 ファームウェアを提供していたが、MCU Motor Studioでは ファームウェアの拡張が容易な構造にすることで、広く当社製品 や各種評価ボードをサポートできるようになった。今後、アップ デートでの更なる機能拡張も計画している。

ディスク10枚積層技術により実現した 記録容量20Tバイトのニアライン向け3.5型HDD



MG10シリーズ 20 Tバイト ニアライン向け 3.5型 HDD MG10 series 20 Tbyte 3.5-inch nearline hard disk drive

近年,企業や個人の情報を取り扱うデータセンター事業の拡大に伴い,ニアライン市場における大容量のHDD (ハードディスクドライブ)の需要が高まっている。当社は、ディスク9枚積層の18T(テラ:10¹²)バイト容量装置 (MG09シリーズ)に続き、その次世代機種としてディスク10枚を積層した20Tバイト容量装置(MG10シリーズ) を開発し、製品化した。

ディスク10枚積層については、ディスクを薄くするという容易な方策も考えられるが、積み重ねてきたディスク積 層基礎技術において製品適用のめどが立ったことや、装置の基礎性能評価で十分な結果が得られたことから、9枚積 層装置と共通のディスクを使った10枚積層技術での装置開発・製品化を進めた。

10枚積層装置の製品化に向けてはディスク積層空間の確保や、消費電力・装置性能維持などの技術の実現、検 証が必要であった。ディスク積層空間については、10枚のディスクを積層するために、ディスクと上下方向で配置位 置が重なるプリント基板を小さく設計することで確保した。消費電力については、回転するディスクの枚数増加に伴う モーター電流の増加を、モーター軸受け設計、筐体(きょうたい)形状の最適化により抑制した。また、装置性能維 持については、ディスク上のデータにアクセスさせるヘッド数の増加に伴って可動部重量が増加しないように、ヘッド 部まで伸びるアーム部の厚さを低減させ、アクセスタイムの増加を抑制した。これらの技術を集結させ、従来機種同 等の性能を10枚積層で実現させ、市場要求仕様を満たした20Tバイトのニアライン向け3.5型HDDの製品提供を 開始した。

データ社会の拡大により、HDDに要求される容量も更に拡大する方向にある。将来に向けて更に積層枚数の増加 が必要と考えており、更なる積層技術の開発を進めている。

■ 銅/窒化ケイ素絶縁回路基板用銀フリーろう材の開発



接合体の断面構造

Cross-sectional structure of brazed sample in case of applying silver-free active metal brazing filler to copper-silicon nitride (Cu-Si_3N_4) substrate



接合体のピール強度比較

Comparison of peel strength of brazed samples using silver-based alloy and silver-free active metal brazing fillers

放熱性と強度を兼ね備えた窒化ケイ素セラミックスに, 銅回 路を接合したパワーモジュール用の絶縁回路基板は, 近年, 車載パワー半導体用途を中心に需要が急速に拡大している。こ の基板には強度と熱サイクル性に優れた特性が求められるため, これまでは, 窒化ケイ素とのぬれ性が良く高強度に接合できる 銀系合金ろう材を使った活性金属法が適用されてきた。貴金属 の銀を使用するため, コストを抑えることが難しかった。

今回, 銀を使用しない活性金属ろう材を開発した。合金組成 と接合プロセスの適正化により, 窒化ケイ素基板表面に均一に ぬれ広がり, 欠陥のない高強度な接合が可能で, 銀系合金ろ う材を使用した接合体と同等の特性を実現した。

コスト低減のほか,希少金属の削減による環境負荷低減にも つながる技術である。現在,実用化に向けた製造技術の開発 を進めている。

東芝マテリアル(株)

■ バーコード印字用サーマルプリントヘッドの印画品位向上



AI:アルミニウム

従来型と今回開発した TPHの印画品位の比較

Comparison of vertical barcode images printed using partial etching glaze (PEG) and newly developed substrates for thermal print heads

サーマルプリントヘッド (TPH) は, 発熱抵抗体のジュール熱 を利用して記録媒体にプリントするための電子デバイスである。 通信販売の利用増加に伴い, 流通市場ではバーコードプリン ターの需要が増えている。

バーコードプリンター用TPHの印画品位を左右する重要機 能は、伝熱応答性と加圧である。また、高耐腐食性も重要であ り、印画品位と耐腐食性はグレーズ基板(グレーズを付与した セラミック基板)と保護膜の仕様で決定する。従来のスパッター 方式による保護膜形成では、印画品位と耐腐食性はトレードオ フの関係にあり、高耐腐食性に優位なグレーズ仕様を採用して も、十分な印画品位が得られず不採用となるケースがあった。

今回,保護膜最下層に化学気相蒸着方式で緻密な層を形成 して,表層は従来スパッター膜を積層した保護膜プロセスを適 用することで,印画品位に優れた機能を持ちながら高耐腐食性 のあるTPHを開発し,2022年8月に量産を開始した。

東芝ホクト電子(株)

様々な用途に活用できる透明赤色蛍光体

 $\begin{array}{c} \overbrace{(\bigcap_{n} \\ R^{1} - P = 0 \\ R^{1} \\ \end{array}} \\ \xrightarrow{\texttt{Hylhklik}} \\ \xrightarrow{\texttt{Hylhkl$

非対称構造ジホスフィンジオキシド配位子を持つ蛍光錯体の分子構造 Molecular structure of novel luminescent complex with asymmetric diphosphine dioxide ligands



紫外光照射時の透明蛍光フィルムが発光する様子 Transparent photoluminescence under ultraviolet irradiation

室内光下では無色透明で,紫外光が照射されると強発光する透明蛍光体は,ディスプレーやセキュリティー用途への展開が期待されている。

当社は2003年,希土類錯体において希土類イオンに2種類以上の異なるホスフィンオキシド構造を配位させると, 発光強度,溶解性が増大する現象を発見し,このコンセプトに基づいて開発を進めてきた。今回,"非対称構造ジホ スフィンジオキシド化合物(分子中に二つの異なるホスフィンオキシド構造を持つ化合物)の配位"という独自の分子設 計技術を最適化し,ポリマーや有機溶媒に溶けやすい,赤く発光する透明蛍光体を開発した。既存製品に比べて,イ ンクやフィルムに加工しやすく,かつ発光時の視認性に優れ,また深紫外から紫色(222~405 nm)の幅広い光源 で励起して,より強い赤色発光を得ることに成功した。

この特長を生かし、以下のような用途への適用が有望である。

- (1) 次世代ディスプレーとして近年注目を集めているマイクロLED(発光ダイオード)ディスプレーの赤色蛍光体に 適用する場合,従来困難であった,ディスプレーの色再現範囲を規定する色純度と明るさの両立が可能となる。
- (2) セキュリティー用途では、インクジェット印刷のインクとしての使用が容易なため、紙幣や、パスポート、入場 チケット、美術品などの偽造防止に有効である。
- (3) 人体へ及ぼす悪影響が少なく、ウイルスを除菌できる深紫外光(222 nm)が近年注目されており、この蛍光 体によりこの除菌光が照射されている領域を可視化できる。

また,有害な有機リン系殺虫剤であるジクロルボスに瞬時に反応して蛍光が消える希土類錯体を発見した。この 性質を活用すると,屋外や専用設備のない場所でも,迅速にジクロルボスを検出できる。

透明赤色蛍光体の事業化に向け、これらのニーズを検証するため、顧客とPoC(コンセプト実証)を進めていく。

デバイス&ストレージ 部品材料

CPSx デザイン部