研究開発センター

2014年6月

概要

当社は、高性能プロセッサ向けに、1Mbクラスの新方式磁性体メモリSTT-MRAMメモリ回路を開発しました。本回路を高性能プロセッサのキャッシュメモリに採用することで、従来と同等のスピードでプロセッサの消費電力を60％削減できます。これは、あらゆる種類のキャッシュメモリ搭載プロセッサと比べて世界最高の性能となります。本技術の詳細は、米国ハワイで開催されるVLSIシンポジウムにて、6月12日（現地時間）に発表します。

開発の背景や市場動向・従来技術の説明やその課題

近年、スマートフォンからクラウド向けデータセンタまで、様々な用途のプロセッサ市場が拡大しており、その高性能化と低電力化のニーズが高まっています。プロセッサの消費電力は、プロセッサのマルチコア化に伴い、内部にあるキャッシュメモリ（SRAM）容量増大とともに、メモリの消費電力が支配的となってきています。特に、メモリ内部の漏れ電流（リーク電流）に起因する電力が問題でした。
この問題を解決するために、現在利用されている揮発性メモリを不揮発メモリに変えることが期待されてきました。当社では、以前からSTT-MRAMという磁性体メモリを開発し、単体素子レベルで、プロセッサのキャッシュメモリに必要な高速動作と低消費電力化を実現してきました。
しかし、キャッシュメモリに必要なMbクラスの大規模なメモリ回路としては、RAM回路を高速動作用に設計すると回路にリークパスが残り、リークパスを無くすと、動作速度が遅いという二律背反の問題がありました。さらに、素子のプロセスバラつきに起因した読み出しエラーが大きいという、大きな2つの課題が残されていました。

新方式磁性体メモリSTT-MRAM回路

そこで当社は、新しくSTT-MRAMメモリ回路を開発し、上記の2つの課題を同時に解決することに成功しました。具体的には、MRAM単体素子であるMTJを2個用いたデュアルセル型のメモリ回路設計を採用し、リーク電流パスを無くしつつ、MTJの抵抗が相補的になるようにして読み出し、かつエラー時にはMTJを1個ずつ読みだすという新しいエラー訂正の機構を追加しました。
これらの結果から、プロセッサシミュレータを用いて計算すると、ハイエンド向けマルチコアプロセッサの高容量キャッシュメモリに適用した場合、従来のプロセッサに対して性能劣化が無い状態のまま、消費電力を60％削減することができます。つまり、電力性能が従来の約2.5倍に向上することになります。この電力性能は、SRAM以外のあらゆるキャッシュメモリと比較して、世界最高の性能となっています。

今後の展望

今回開発した磁性体メモリの技術開発は、NEDO（新エネルギー・産業技術総合開発機構）のノーマリオフコンピューティング基盤技術開発プロジェクトにて進められております^（注）。当社は、これまで開発した新型磁性体メモリ素子と回路をさらに改良し、プロジェクトの最終年度（2015年度）までに、消費電力を10分の1に抑えることが可能な不揮発キャッシュメモリ技術の開発を目指します。

（注）本技術は、東芝と韓国SK hynix社が共同開発しているMRAMとは別のものです。